第2章信号完整性基础回顾

第1章：信号完整性基础回顾

各位同学好，我是老张。做信号完整性这行十几年了，今天咱们聊聊CPO封装里最基础、也最绕不开的几个概念。说实话，很多新人一上来就盯着复杂的仿真模型看，结果连最基本的传输线理论都没吃透——这就像盖楼不打地基，迟早要出问题。

我个人习惯，每次接手一个新项目，第一件事就是带着团队把这几块基础再过一遍。别嫌烦，你想想看，CPO封装里那些几十Gbps的信号，本质上都是在跟物理规律打交道。基础不牢，后面全是坑。

本章核心知识点：

很多做数字电路出身的工程师，一开始很难接受一个事实：信号在PCB或封装走线上是有速度的。它不是一按开关，另一端马上就收到。实际上，信号是以电磁波的形式在介质中传播，速度大约是光速的40%到70%。

我记得有一次，一个同事拿着示波器来找我，说他的DDR3信号眼图怎么都调不好。我一看，走线长度差了将近2000mil，但他在时序计算里完全没考虑传输线延迟。嗯，这就是典型的「把高速电路当低速电路做」的案例。

传输线有几个关键参数，我建议你记牢：

我的小技巧：在CPO封装设计中，我习惯把微带线和带状线的传播延迟分别记成约85ps/inch和140ps/inch。虽然不同板材有差异，但这个估算值在初期评估时非常管用。

S参数，全称散射参数。说白了，它就是描述信号在网络中怎么「散射」的数学工具。你想想看，一个信号从端口1进去，一部分从端口2出去（传输），一部分反射回端口1（反射），还有可能串扰到其他端口。

S参数用两个下标来区分：S_ij，i是输出端口，j是输入端口。比如S₂₁就是从端口1到端口2的传输系数。

在CPO封装里，我最常看的是这几个：

参数	含义	理想值	实际关注点
S₁₁	回波损耗（回损）	-∞ dB	越小越好，通常要求<-15dB
S₂₁	插入损耗（插损）	0 dB	越接近0越好，但高频必然衰减
S₁₂	反向隔离度	-∞ dB	越小越好，防止信号反向干扰

我曾经在一个25Gbps的CPO项目中，发现S₁₁在某个频点突然跳到了-8dB。查了半天，原来是封装基板上的一个过孔stub没处理好。你看，S参数就像一面照妖镜，哪里有问题它都能给你照出来。

回损和插损，其实是S₁₁和S₂₁的另一种叫法。但我为什么要把它们单独拿出来说？因为在实际工程中，这两个指标直接决定了你的链路能不能跑通。

回损（Return Loss）：信号在阻抗不连续点被反射回来的能量。反射回来的信号不仅自己丢了，还会叠加到原来的信号上，造成码间干扰。我见过最夸张的一次，回损只有-6dB，相当于25%的能量被反射回来了——那眼图闭得跟一条线似的。

插损（Insertion Loss）：信号从发送端到接收端，一路上的能量损耗。包括导体损耗（趋肤效应）、介质损耗（介电损耗）、辐射损耗等。在CPO封装里，插损的预算非常紧张，通常整个封装链路的总插损不能超过3-5dB。

注意：回损和插损是此消彼长的关系吗？不一定。有时候你为了降低回损（比如加匹配电阻），反而会增加插损。这就是工程上的trade-off，没有完美的方案，只有最适合的方案。

TDR，时域反射计。这玩意儿是我调试高速链路时最趁手的工具。它的原理其实很简单：往传输线里发射一个快速上升沿的脉冲，然后看反射回来的波形。反射波的时间和幅度，就能告诉你阻抗不连续的位置和严重程度。

为什么TDR这么重要？因为S参数虽然精确，但它是一个频域指标，你很难直观地看出「问题出在走线的哪个位置」。而TDR直接给你一个阻抗vs距离的曲线，哪里阻抗高了、哪里阻抗低了，一目了然。

我记得有一次调试一个56Gbps PAM4的CPO模块，眼图一直打不开。用TDR一测，发现从芯片焊盘到基板走线的过渡区域，阻抗从50Ω跳到了68Ω。后来在焊盘下方加了一个接地过孔，把阻抗压回52Ω，问题就解决了。

TDR的几个关键点：

实战建议：在CPO封装设计中，我建议你在以下节点必做TDR测试：

这些地方往往是阻抗不连续的「重灾区」。

好了，这一章的基础内容就这些。传输线理论、S参数、回损插损、TDR原理——这四块东西，你吃透了，后面讲CPO封装的具体设计时，你才能跟得上。别急，慢慢来，基础打牢了，后面都是水到渠成的事。

公众号:蓝海资料掘金营，微信deep3321