3、2D封装时代：传统板级光互连（PCB走线+可插拔模块）、功耗与密度瓶颈分析
各位同学，今天我们聊聊2D封装时代。说实话，这个阶段在CPO的演进史上，属于「摸着石头过河」的时期。我入行那会儿，正好赶上这个时代的尾巴，印象特别深。
2D封装，说白了就是光模块和交换芯片各玩各的。它们之间靠什么连？靠PCB上的铜走线。你想想看，这就像两个人隔着一条马路喊话，中间还得靠一根绳子传纸条。效率能高吗？
3.1 传统板级光互连的架构
先看一张图，这是我手绘的2D封装时代典型架构。
嗯，这张图很直观。左边是交换芯片，右边是可插拔光模块，中间靠PCB走线连接。我当年调试一个400G交换机时，光PCB走线的损耗就让我头疼了好几个星期。
3.2 可插拔模块：方便但代价高
可插拔模块，比如QSFP、OSFP这些，大家应该不陌生。它的好处是灵活，坏了直接拔下来换一个。但代价呢？
核心问题：可插拔接口的电气连接，本质上是一个「不完美的接触」。每次插拔，都会引入额外的寄生电容和电感。
我在项目中遇到过一件事。有一次，客户反馈某个端口误码率偏高。排查了半天，最后发现是光模块的金手指氧化了，接触电阻变大。你想想看，这种问题在量产中多难定位。
可插拔模块的功耗，主要来自这几个方面：
- DSP芯片：负责信号补偿和时钟恢复，一颗DSP功耗轻松上3-5W
- 激光器驱动：需要大电流驱动，尤其是PAM4调制时
- 接口电路：PCB走线损耗大，需要额外的均衡电路
我给你们算笔账。一个400G的QSFP-DD模块，典型功耗在12-15W。一台交换机如果插32个模块，光模块的功耗就接近500W。这还没算交换芯片本身的功耗。数据中心里，一半的电费都花在散热上了。
3.3 PCB走线：信号完整性的噩梦
PCB走线，说白了就是铜导线。铜导线有电阻，有寄生电容，还有寄生电感。信号频率越高，这些问题越严重。
为什么会这样？
我举个例子。一个28Gbps的NRZ信号，它的基频是14GHz。在FR4板材上，14GHz信号的衰减大约是每英寸0.5dB。如果走线长度是10英寸，那就是5dB的损耗。再加上连接器的损耗，总损耗轻松超过10dB。
嗯，这里要注意。10dB的损耗意味着信号幅度衰减了70%。接收端要恢复出原始信号，就得靠DSP做均衡。DSP的功耗，就是这么来的。
我的经验：设计PCB走线时，尽量控制长度在8英寸以内。超过这个长度，信号质量就很难保证了。我曾经在一个项目里，为了缩短走线长度，硬是把交换芯片和光模块的位置调了三次。
3.4 功耗与密度瓶颈分析
咱们把功耗和密度的问题掰开揉碎了说。
| 瓶颈类型 | 具体表现 | 典型数值 | 影响 |
|---|---|---|---|
| 功耗瓶颈 | 可插拔模块功耗高 | 12-15W/模块 (400G) | 整机功耗超过1kW，散热成本高 |
| 功耗瓶颈 | DSP均衡功耗 | 3-5W/模块 | 占模块总功耗的30%以上 |
| 密度瓶颈 | 面板空间有限 | 1U面板最多32个QSFP | 端口密度受限，无法满足800G/1.6T需求 |
| 密度瓶颈 | PCB走线占用面积 | 每通道需要0.5-1英寸布线空间 | 限制了交换芯片与光模块的布局 |
| 信号瓶颈 | PCB走线损耗 | 0.5dB/inch @ 14GHz | 需要复杂均衡，增加功耗和延迟 |
你看这个表，每个问题都是环环相扣的。功耗高了，散热就难；散热难了，密度就上不去；密度上不去，带宽就受限。
避坑指南：我曾经在一个800G交换机项目中，试图通过增加PCB层数来改善信号质量。结果呢？层数从20层增加到28层，成本翻了一倍，但信号改善只有2-3dB。得不偿失。后来我才明白，2D封装的物理瓶颈，不是靠堆叠PCB层数能解决的。
3.5 为什么2D封装走到了尽头？
说白了，2D封装已经无法满足三个核心需求：
- 带宽密度：每平方英寸面板能提供的带宽，已经跟不上交换芯片的吞吐量增长
- 功耗效率：每比特数据的传输功耗，在2D架构下很难再降低
- 信号完整性：PCB走线的损耗，随着速率提升呈指数级恶化
我记得2019年参加一个行业会议，有个专家说了一句话我到现在还记得：「我们正在用20世纪的技术，解决21世纪的问题。」2D封装就是那个20世纪的技术。
你想想看，当交换芯片的SerDes速率从56Gbps提升到112Gbps，PCB走线的损耗几乎翻倍。而可插拔模块的功耗，也从10W涨到了15W、20W。这条路，真的走不下去了。
嗯，2D封装时代的故事就讲到这里。下一节，我们会聊聊2.5D封装，也就是硅中介层时代。那是一个过渡方案，但也是CPO技术的重要铺垫。