HBM核心架构：3D堆叠技术详解
各位同学，今天我们来聊聊HBM最核心的东西——3D堆叠。说实话，我第一次看到HBM的剖面图时，真的被震撼到了。你想想看，传统的DDR内存是平铺在PCB上的，而HBM呢？它像一栋摩天大楼，把多个DRAM芯片垂直叠在一起。
为什么要这么干？说白了就是为了带宽。我当年做DDR4设计时，为了提升带宽，只能在频率上死磕，结果信号完整性搞得我头大。HBM换了个思路——既然频率上不去，那就把数据通道加宽。3D堆叠让数据总线宽度从64位直接干到1024位，这提升可不是一星半点。
3D堆叠的基本原理
3D堆叠，就是把多个DRAM die（裸片）垂直堆叠在一起。每个die之间通过TSV和microbump连接。我习惯把这种结构比作千层蛋糕——每层都是独立的DRAM，但通过垂直通道连成一个整体。
典型的HBM堆叠结构是这样的：
- 基础die（Base Die）：最底层，包含控制器和PHY
- 核心die（Core Die）：上面叠4/8/12层DRAM die
- TSV通道：贯穿所有die的垂直连接
- microbump：die之间的微凸点互联
嗯，这里要注意一点：不是所有die都一样。基础die通常比核心die厚一些，因为它要承载整个堆叠的机械应力。我在项目中遇到过，如果基础die厚度不够，堆叠后容易翘曲，那良率就惨了。
关键参数：HBM2E支持8层堆叠，每层容量2GB，总容量16GB。HBM3更是做到了12层堆叠，单颗容量可达24GB。
为什么是3D而不是2D？
你可能会问：为什么不把die做大一点，平铺在基板上？原因很简单——面积和延迟。
2D平铺的话，die之间的走线太长，延迟大，功耗也高。我算过一笔账：同样容量下，3D堆叠的功耗比2D方案低40%左右。而且，3D堆叠的带宽密度是2D的几十倍。你想想看，1024位的数据总线，如果平铺开来，那PCB得有多大？
TSV（硅通孔）原理与制造
TSV，全称Through Silicon Via，硅通孔。这是3D堆叠的命脉。没有TSV，HBM就是空中楼阁。
TSV说白了就是在硅片上打孔，然后填充导电材料，形成垂直的电气连接。我刚开始接触TSV时，觉得这不就是打个孔嘛，有什么难的？后来才知道，这里面的门道深着呢。
TSV的制造流程
TSV的制造大致分这几步：
- 刻蚀：用DRIE（深反应离子刻蚀）在硅片上打出通孔
- 绝缘层沉积：在孔壁沉积SiO₂，防止漏电
- 阻挡层/种子层：沉积Ti/TiN和Cu种子层
- 电镀填充：用电镀工艺把铜填进去
- CMP平坦化：把多余的铜磨掉
- R_tsv：TSV的电阻，约10-50mΩ
- L_tsv：TSV的电感，约10-50pH
- C_ox：氧化层电容，约10-100fF
- C_si：硅衬底电容，约1-10fF
- UBM（Under Bump Metallurgy）：底层金属，通常Ti/Cu
- Cu pillar：铜柱，提供高度和机械强度
- Solder cap：焊料帽，通常是SnAg
这里我特别想强调刻蚀这一步。TSV的深宽比（aspect ratio）很关键。HBM的TSV直径通常在5-10μm，深度50-100μm，深宽比10:1到20:1。我曾经见过一个项目，深宽比做到30:1，结果填充时出现了空洞，整个批次都废了。所以，深宽比不是越高越好，要平衡工艺能力。
个人经验：TSV的填充质量可以用X-ray或SAM（扫描声学显微镜）检测。我建议在量产前做DOE（实验设计），找到最优的刻蚀和电镀参数。别问我怎么知道的，都是泪的教训。
TSV的电气特性
TSV不是完美的导体，它有电阻、电容和电感。我习惯用下面的等效电路来建模：
TSV等效电路：
—— R_tsv —— L_tsv ——
| |
C_ox C_si
| |
GND GND其中：
这些寄生参数在高频下影响很大。HBM3的工作频率已经到6.4Gbps，TSV的寄生效应必须精确建模。我一般用HFSS或Q3D做电磁仿真，提取S参数，然后导入到IBIS-AMI模型里做系统级仿真。
避坑指南：我曾经遇到过一个案例，TSV的C_ox太大，导致信号上升时间变慢，眼图闭合。后来发现是绝缘层太厚了。记住，TSV的绝缘层厚度要控制在0.5-1μm，太厚了电容大，太薄了漏电风险高。
Microbump微凸点互联
Microbump，微凸点，是die之间互联的物理接口。如果说TSV是垂直的电梯，那microbump就是每层楼的连接点。
HBM的microbump间距（pitch）非常小，HBM2E是55μm，HBM3已经做到40μm甚至更小。你想想看，在1平方毫米的面积上，要排布几百个微凸点，这精度要求有多高？
Microbump的结构
典型的microbump结构是这样的：
焊接时，上下die的microbump对齐，通过回流焊形成金属间化合物（IMC）。IMC的厚度很关键，太薄了强度不够，太厚了电阻大。我一般控制在2-4μm。
Microbump的可靠性
Microbump最怕什么？热应力。HBM工作时发热，die和基板的热膨胀系数（CTE）不同，会产生剪切应力。时间长了，microbump可能开裂。
我做过一个加速老化实验，在-40°C到125°C之间循环1000次，结果发现边缘的microbump失效概率比中间的高3倍。后来我们加了underfill（底部填充胶），把应力分散了，问题才解决。
关键数据：HBM3的microbump间距40μm，单颗HBM3有超过5000个microbump。每个microbump的电阻约10-20mΩ，承载电流约100mA。
Microbump vs. Hybrid Bonding
说到这里，我不得不提一下Hybrid Bonding（混合键合）。这是下一代技术，直接把铜对铜键合，不需要焊料。Hybrid Bonding的间距可以做到10μm以下，带宽密度更高。
但Hybrid Bonding的工艺要求极高，表面平整度要控制在纳米级。目前只有少数几家厂商能量产。我个人判断，未来3-5年，microbump还是主流，Hybrid Bonding会先在高端产品上应用。
知识体系总览
为了让大家更直观地理解HBM核心架构，我画了一张图：
这张图把HBM核心架构的三个支柱串起来了。3D堆叠是骨架，TSV是血管，microbump是关节。三者缺一不可。
好了，这一章的内容就到这里。HBM的3D堆叠、TSV和microbump，是理解整个HBM技术的基础。下一章我们会深入HBM的控制器架构，看看数据是怎么在堆叠内部流转的。