第三章 HBM接口与协议：PHY层、控制器与伪通道

各位同学，今天我们聊聊HBM的接口与协议。这部分内容，说白了就是HBM怎么跟SoC“对话”的。我做了十几年内存系统，见过不少接口设计翻车的案例。HBM的PHY层和控制器，是决定带宽能不能跑满的关键。

3.1 HBM PHY层详解

PHY层，物理层，是HBM和SoC之间的“握手”环节。它负责把数字信号变成模拟信号，再通过微小的硅通孔（TSV）传过去。嗯，这里要注意，HBM的PHY和DDR的PHY完全不同。

PHY层主要包含以下几个关键模块：

• TX/RX路径：发送和接收数据。HBM使用差分信号，抗干扰能力强。
• 时钟生成与分发：HBM需要独立的时钟域。我个人习惯用PLL加延迟锁定环（DLL）来保证时序。
• 均衡与校准：高频信号在TSV中会有衰减。PHY层要做发送端去加重（De-emphasis）和接收端均衡（CTLE）。
• 训练序列：上电时，PHY需要和控制器“握手”训练，找到最佳采样点。这一步做不好，后面全白搭。

我曾经在一个项目中，因为PHY的均衡参数没调好，导致HBM在高温下频繁出错。后来花了整整两周，才把CTLE的增益曲线校准到位。避坑指南：PHY的校准流程，一定要留足余量。

3.2 HBM控制器架构

控制器是HBM的大脑。它负责把SoC的访存请求，转换成HBM能理解的命令序列。HBM控制器和DDR控制器最大的区别在于：它要管理多个通道和伪通道。

控制器的核心架构通常包含：

1. 前端接口：接收SoC的AXI或CHI请求。这里要做地址映射和重排序。
2. 命令调度器：决定先执行哪个请求。HBM支持乱序执行，调度器要尽量提高总线利用率。
3. 数据路径：负责数据的读写缓冲。HBM的带宽很高，数据路径必须无阻塞。
4. 刷新与维护：HBM需要定期刷新，控制器要自动插入刷新命令。

3.3 通道与伪通道（Pseudo Channel）概念

这是HBM最巧妙的设计之一。HBM把整个内存空间分成多个独立的通道。每个通道有自己的数据总线、命令总线和时钟。通道之间完全独立，可以并行访问。

但问题来了：通道数太多，SoC的引脚数会爆炸。HBM2最多支持8个通道，每个通道128位数据。8个通道就是1024位，SoC根本连不下。

于是，伪通道（Pseudo Channel）应运而生。

举个例子：一个128位的物理通道，可以拆成两个64位的伪通道。伪通道0负责低64位，伪通道1负责高64位。它们可以同时接收不同的命令，但数据在总线上是分时传输的。

为什么会这样设计？

你想想看，很多应用场景下，访存请求的粒度并不大。比如AI推理，经常是读一个小的权重矩阵。如果用128位总线，浪费了带宽。拆成两个64位伪通道，就能同时服务两个小请求，利用率更高。

我曾经在训练芯片项目中，遇到一个性能瓶颈：HBM的带宽利用率只有50%。后来发现是请求粒度太小，128位总线每次只传64位有效数据。改成伪通道模式后，利用率直接翻倍。

伪通道的配置方式：

模式	物理通道宽度	伪通道数	每个伪通道宽度	适用场景
标准模式	128位	1	128位	大粒度连续访问
伪通道模式	128位	2	64位	小粒度随机访问
混合模式	128位	2	64位+64位	动态切换

下面这张图，展示了HBM接口的整体架构，包括PHY层、控制器和伪通道的关系：

嗯，这张图把整个数据通路画清楚了。SoC通过AXI接口把请求发给控制器，控制器解析后，通过PHY层发送给HBM堆叠。HBM内部有多个物理通道，每个通道又可以拆成伪通道。

最后说一句：伪通道的设计，是HBM能成为高带宽内存的关键。它让SoC可以用更少的引脚，获得更高的并行度。我建议你在设计控制器时，一定要把伪通道的调度策略想清楚。是固定分配，还是动态切换？这会影响整个系统的性能。

---

公众号:蓝海资料掘金营，微信deep3321