3. 差分信号与共模噪声：差分对布线规则、共模噪声来源、对LTSSM链路训练的影响
各位工程师朋友，咱们今天聊点实在的。差分信号在USB高速设计里，可以说是命根子一样的存在。我做了十几年信号完整性，见过太多因为差分对没处理好，导致LTSSM死活训练不过去的案例。说白了，差分信号走好了，你的USB链路就成功了一半。
3.1 差分信号的基本原理
差分信号，就是用两根线来传一个信号。一根传正，一根传负。接收端看的是两根线的电压差。这样做的好处很明显——抗干扰能力强。
为什么会这样？你想想看，外界噪声来了，两根线上受到的干扰差不多。一相减，噪声就被抵消了。这就是共模抑制比（CMRR）的功劳。
我习惯把差分信号比作两个人抬轿子。两个人步调一致，轿子就稳。一个人快了慢了，轿子就晃。这个「晃」就是共模噪声。
关键参数：
- 差分阻抗：90Ω ± 10%（USB 2.0高速模式）
- 对内延时差（Skew）：< 10ps
- 共模电压：0V ~ 0.4V（USB 2.0规范）
3.2 差分对布线规则
这块儿我踩过不少坑。先说说最基本的几条规则，都是血泪换来的。
3.2.1 等长原则
两根线必须一样长。差1mm都不行。为什么？因为信号传播速度是固定的。一根线长了，信号晚到，接收端看到的就不是理想的差分信号了。
我曾经在一个项目中，差分对差了3mm，结果眼图直接闭合了。后来量了一下，对内延时差到了18ps，远超规范要求。改版后控制在5ps以内，问题就解决了。
我的经验：等长控制建议做到±0.5mm以内。高频信号（5Gbps以上）要更严格，±0.2mm。
3.2.2 间距控制
两根线之间的距离要保持恒定。我一般控制在2倍线宽左右。太近了，串扰大；太远了，共模抑制效果差。
这里有个细节——过孔区域也要注意。过孔会让阻抗突变，两根线的过孔位置要对称。我见过有人为了绕等长，把一根线绕了个大圈，结果另一根线直着走。这种不对称，共模噪声就来了。
3.2.3 参考平面
差分对下面必须有完整的参考平面。最好是地平面。没有参考平面，差分阻抗就控制不住。
我记得有一次，客户说他们的USB老是掉线。我去现场一看，差分对跨了一个分割槽。信号回流路径被切断了，共模噪声飙升。改板后，问题消失。
注意：差分对不要跨分割槽走线。如果实在避不开，要加缝合电容（stitching capacitor）。
3.3 共模噪声的来源
共模噪声，说白了就是两根线上同时出现的干扰。它的来源很多，我挑几个常见的说说。
3.3.1 电源噪声耦合
电源纹波会通过寄生电容耦合到差分对上。尤其是高频开关噪声，很容易串进来。
我建议在差分对附近加足够的去耦电容。0.1μF和0.01μF搭配使用，覆盖不同频段。
3.3.2 地弹噪声
这个在高速切换时特别明显。多个信号同时翻转，地电位瞬间波动。差分对的地参考就不稳了。
解决办法是减少同时翻转的信号数量，或者增加地引脚数量。
3.3.3 串扰
相邻信号线之间的电磁耦合。尤其是时钟信号，能量大，容易干扰差分对。
我一般要求差分对和其他信号线保持3倍线宽以上的距离。时钟线更要远离。
3.4 共模噪声对LTSSM链路训练的影响
好了，重点来了。共模噪声怎么影响LTSSM？
LTSSM链路训练的第一步是检测接收端的存在。Host会发送一个特定的电气序列，叫Chirp K。如果共模噪声太大，这个Chirp K可能被淹没，或者被误判。
我画了一张图，帮你理解这个关系：
具体来说，共模噪声会在以下几个环节捣乱：
- Polling阶段：Host发送Chirp K，Device需要正确识别。共模噪声会让Chirp K的幅度和时序变形，Device可能收不到，或者收到错误的信号。
- TS序列同步：训练序列TS1和TS2用于位同步和符号同步。共模噪声引入的抖动，会让同步失败。我见过一个案例，共模噪声导致误码率高达10^-3，LTSSM反复在Polling和Reset之间跳。
- 电气空闲检测：USB总线在空闲时，差分电压为0。共模噪声可能让接收端误判为有信号，导致状态机乱跳。
避坑指南：我曾经调试过一个项目，USB 2.0设备在高温下频繁掉线。用示波器量差分信号，发现共模噪声有200mV。后来在差分对上加了一个共模扼流圈（Common Mode Choke），噪声降到50mV以下，问题解决。
3.5 设计建议总结
说了这么多，最后给几条实用的建议：
| 设计要点 | 具体要求 | 我的经验值 |
|---|---|---|
| 差分对等长 | 对内延时差 < 10ps | 控制在5ps以内 |
| 差分阻抗 | 90Ω ± 10% | 90Ω ± 5% |
| 参考平面 | 完整地平面，无分割 | 跨分割必加缝合电容 |
| 共模扼流圈 | 根据噪声频率选择 | 100MHz ~ 1GHz 有效 |
| 去耦电容 | 靠近差分对放置 | 0.1μF + 0.01μF 组合 |
嗯，差分信号和共模噪声这块儿，说白了就是细节决定成败。布线时多花十分钟检查，可能就省下后面几天的调试时间。我见过太多人，原理图画得漂亮，PCB一塌糊涂，最后LTSSM训练不过，还以为是芯片问题。
记住一句话：差分对走好了，共模噪声就小了；共模噪声小了，LTSSM就稳了。
公众号:蓝海资料掘金营，微信deep3321