4. 阻抗不连续与反射：PCB走线阻抗突变点、反射系数计算、TDR测试原理

各位工程师朋友，咱们今天聊一个很实在的话题——阻抗不连续。说白了，就是信号在PCB上跑着跑着，突然遇到一个“路况变化”，然后一部分信号能量就被弹回来了。这个弹回来的信号，轻则让眼图变差，重则直接让USB设备掉线。

我做过不少USB 3.0的项目，印象最深的一次，整机测试时老是间歇性断开连接。折腾了两周，最后发现就是一根过孔附近的走线阻抗突变导致的。嗯，从那以后，我对阻抗连续性的重视程度直接拉满。

4.1 阻抗突变点：信号路上的“坑”

先说说哪些地方容易出问题。你想想看，信号从芯片出来，经过封装、PCB走线、过孔、连接器，最后到接收端。这一路上，每个环节的阻抗都可能不一样。

常见的阻抗突变点包括：

• 过孔（Via）：过孔的寄生电容和电感会改变局部阻抗。尤其是高速信号换层时，如果回流路径没处理好，阻抗变化可能超过20%。
• 连接器：USB Type-C连接器的阻抗控制本身就比PCB难，很多廉价连接器的阻抗偏差能达到±15%。
• 走线宽度变化：比如从BGA扇出区的细线变到正常走线宽度，这个渐变如果太急，反射就来了。
• 分支/桩线（Stub）：USB 3.0的差分对如果有未端接的分支，那就是一个天然的反射源。
• 封装与PCB的过渡：芯片封装内部的走线阻抗通常比PCB低，这个过渡区很容易被忽略。

4.2 反射系数计算：量化你的“路况”

反射的大小怎么算？有个很简单的公式：

反射系数 Γ = (Z_load - Z0) / (Z_load + Z0)

其中Z0是传输线的特性阻抗（通常是90Ω差分或45Ω单端），Z_load是突变点处的阻抗。

举个例子：

• 如果Z0=45Ω，Z_load=55Ω（过孔处阻抗偏高），那么Γ = (55-45)/(55+45) = 0.1，也就是10%的信号被反射回来。
• 如果Z_load=35Ω（阻抗偏低），Γ = (35-45)/(35+45) = -0.125，负号表示反射信号极性反转。

我个人习惯把反射系数控制在±0.05以内，也就是阻抗变化不超过±5%。超过这个范围，USB 3.0的接收端均衡器可能就救不回来了。

4.3 TDR测试原理：给PCB做“CT扫描”

TDR（时域反射计）是排查阻抗问题的利器。它的原理很简单：往走线里发射一个快速上升沿的脉冲，然后测量反射回来的信号。根据反射波的时间和幅度，就能算出阻抗突变的位置和大小。

TDR的核心公式：

Z_measured = Z0 × (1 + Γ) / (1 - Γ)

其中Γ是测得的反射系数，Z0是TDR系统的参考阻抗（通常是50Ω）。

实际测试时，你会看到一条阻抗随距离变化的曲线。理想情况下，整条走线的阻抗应该是一条平坦的直线。但现实中，你会看到过孔处有个“尖峰”，连接器处有个“凹陷”。

我建议大家在PCB打样回来后，第一时间做TDR测试。别等到整机装配完了再查，那时候返工成本就高了。

4.4 知识体系：阻抗不连续与反射的核心逻辑

下面这张图展示了本章的核心知识脉络，我习惯用这种图来梳理思路：

4.5 实战中的避坑指南

最后，分享几个我踩过的坑：

• 过孔背钻：对于多层板，过孔未使用的部分（stub）会形成谐振腔。我曾经在12层板上遇到一个过孔stub长达1.5mm，结果在5GHz附近产生了一个明显的陷波，USB 3.0的眼图直接闭合。解决办法就是做背钻，把stub控制在0.3mm以内。
• 连接器选型：别只看连接器的额定速率，一定要看它的TDR曲线。有些标称10Gbps的连接器，实际在5GHz时阻抗已经偏到100Ω以上了。
• 参考平面不连续：走线换层时，如果参考平面被分割，阻抗会突然变大。我建议在换层点附近加一些接地过孔，给回流信号提供一条“近路”。