RISC-V架构基础：指令集、特权模式与总线接口
各位同学，今天我们来聊聊RISC-V架构的基础。说实话，我第一次接触RISC-V时，心里还犯嘀咕——这玩意儿能跟ARM、x86掰手腕吗？后来在几个FPGA项目里真正用上了，才发现它的设计哲学确实高明。咱们这节课就围绕三个核心点展开：指令集、特权架构、总线接口。
一、RISC-V指令集概述
RISC-V的指令集，说白了就是一套“积木”。它不像ARM那样给你一整套固定搭配，而是让你按需选择。我个人习惯把指令集分成两类：
- 基础指令集（Base ISA）：比如RV32I，这是最核心的整数指令，加减乘除、访存、分支跳转都在里面。我做过一个极简的RISC-V核，只用RV32I就能跑通大部分控制逻辑。
- 扩展指令集（Standard Extensions）：M扩展（乘除法）、F扩展（单精度浮点）、A扩展（原子操作）等。你想想看，如果做AI加速器，F扩展和V扩展（向量）几乎是标配。
关键点：RISC-V的指令编码非常规整。比如所有指令都是32位（RV32），操作码字段固定在第0-6位。这跟x86那种变长指令比起来，硬件解码简单太多了。
举个例子，一条简单的加法指令：
// RISC-V汇编：add rd, rs1, rs2
// 机器码：0000000 rs2 rs1 000 rd 0110011
// 其中0110011是操作码，表示整数运算
我在项目中遇到过一个问题：有人把立即数指令的编码搞反了。ADDI的立即数是12位有符号数，结果他当无符号处理，导致负数加法全错。嗯，这里要注意——立即数扩展时一定要做符号位扩展。
二、特权架构与机器模式
RISC-V的特权架构，说白了就是给系统软件（比如操作系统）用的。它定义了三种模式：
| 模式 | 级别 | 用途 |
|---|---|---|
| 机器模式（M-mode） | 最高 | 启动代码、异常处理、物理内存保护 |
| 监管模式（S-mode） | 中等 | 操作系统内核、虚拟内存管理 |
| 用户模式（U-mode） | 最低 | 应用程序运行 |
为什么要有这些模式？你想想看，如果应用程序能随便改页表，那系统还不乱套？M-mode是“上帝模式”，所有控制寄存器都能访问。我刚开始做RISC-V移植时，就踩过一个坑——在M-mode下忘了设置mtvec（机器模式陷阱向量基址），结果一触发异常就死机。
避坑指南：我曾经在FPGA上调试RISC-V核，发现中断响应总是不对。查了半天，原来是mstatus寄存器里的MIE位没置1。记住：M-mode下默认中断是关闭的，你得手动开。
机器模式里有个重要的概念——CSR（控制和状态寄存器）。比如mcycle（机器周期计数器）、mepc（异常返回地址）。这些寄存器通过csrrw、csrrs等指令访问。我建议你写个简单的异常处理程序，试试看怎么保存上下文、怎么返回。
三、总线接口协议简介
RISC-V核要跟内存、外设通信，就得靠总线。目前主流的有两种：TileLink和AXI。咱们分别看看。
3.1 TileLink
TileLink是SiFive公司为RISC-V量身定做的。它是个点对点的协议，支持缓存一致性。说白了，就是多个主设备（比如CPU核、DMA）能共享内存，不用自己操心数据同步。
TileLink有五个通道：A（请求）、B（探听）、C（响应）、D（数据）、E（释放）。我刚开始看这个协议时，觉得通道太多了。后来在项目里实现了一个简单的TileLink Lite（只有A和D通道），才发现它的设计其实很优雅——每个通道独立握手机制，方便做流水线。
核心特点：TileLink支持原子操作（比如AMOADD），这对多核同步非常有用。我在一个双核RISC-V系统里，就用TileLink的原子操作实现了自旋锁。
3.2 AXI
AXI是ARM公司推出的，在FPGA和SoC里用得特别多。它也是点对点协议，有五个通道：读地址、读数据、写地址、写数据、写响应。跟TileLink比起来，AXI更成熟，工具链支持也更好。
举个例子，AXI的突发传输：
// AXI写突发：一次发4个32位数据
// 地址通道：ARADDR=0x1000, ARLEN=3 (4次传输)
// 数据通道：WVALID, WDATA, WLAST
// 响应通道：BVALID, BRESP
我在项目中遇到过一个问题：AXI的写响应通道（B通道）跟写数据通道（W通道）是独立的。如果你不按顺序处理，可能会造成死锁。嗯，这里要注意——AXI要求写响应必须按地址顺序返回，但数据可以乱序。
警告：AXI的ID字段很重要。如果你把不同事务的ID设成一样，从设备可能会合并响应。我曾经因为这个bug，调试了整整两天。
四、知识体系总览
下面这张图，是我自己画的RISC-V架构知识体系。你可以看到，指令集是基础，特权架构是上层，总线接口是连接外部的桥梁。
这张图里，从上到下是抽象层次递减。指令集层最抽象，总线接口层最接近硬件。我个人建议你从指令集开始学，然后理解特权模式，最后再研究总线协议。这样循序渐进，不容易懵。
学习建议：如果你手头有FPGA开发板，可以试试用Vivado或Quartus搭一个最小的RISC-V系统。先跑通RV32I，再慢慢加扩展。我当年就是这么过来的——从一条add指令开始，到最终跑通Linux，那种成就感，啧啧。
好了，这节课的内容就到这里。记住：RISC-V的精髓在于“简单即美”。它的指令集、特权模式、总线接口，都是围绕这个理念设计的。下次咱们聊具体的内存控制器设计，到时候你会看到这些基础概念是怎么落地的。