01
RISC-V与FPGA概述
RISC-V指令集架构简介 · FPGA技术基础 · 为什么选择RISC-V+FPGA · 多核架构概念
基础概念
02
开发环境搭建
Vivado/Quartus安装配置 · RISC-V工具链(GCC)安装 · 仿真工具配置 · 版本管理(Git)基础
工具环境
03
RISC-V单核处理器设计(上)
取指单元设计 · 指令译码单元设计 · 寄存器文件设计
数字电路RTL
04
RISC-V单核处理器设计(下)
执行单元(ALU)设计 · 访存单元设计 · 写回单元设计 · 流水线控制逻辑
流水线RTL
05
流水线冒险与解决
结构冒险 · 数据冒险(前递/暂停) · 控制冒险(分支预测) · 流水线中断处理
冒险优化
06
总线与互联架构
AXI4总线协议详解 · TileLink总线简介 · 片上网络(NoC)基础 · 总线桥接设计
总线互联
07
多核缓存一致性(上)
缓存基础概念 · MESI协议详解 · MOESI协议 · 缓存一致性实现方案
缓存一致性
08
多核缓存一致性(下)
目录式一致性协议 · 嗅探式一致性协议 · 一致性性能分析 · 实际案例设计
协议案例
09
多核中断控制器
PLIC(平台级中断控制器)设计 · CLINT(核间中断)设计 · 中断优先级管理 · 中断向量表配置
中断控制器
10
多核启动与同步
多核启动流程(Boot ROM) · 同步原语(原子指令) · 锁与信号量实现 · 内存屏障指令
同步启动
11
RISC-V特权架构
机器模式(M-Mode) · 监管模式(S-Mode) · 用户模式(U-Mode) · 异常与陷阱处理
特权模式
12
内存管理单元(MMU)
页表结构设计 · TLB设计与实现 · 地址转换流程 · 多核MMU协同
MMU地址转换
13
多核调试架构(上)
JTAG调试接口设计 · RISC-V调试规范(Debug Spec) · 硬件断点与观察点
调试JTAG
14
多核调试架构(下)
抽象命令设计 · 程序缓冲区设计 · 调试中断处理 · 多核同步调试
调试同步
15
性能计数器与监控
硬件性能计数器设计 · 指令/周期统计 · 缓存命中率监控 · 性能分析工具集成
性能监控
16
功耗管理设计
时钟门控技术 · 电源域划分 · 动态电压频率调整(DVFS) · WFI/WFE指令实现
低功耗时钟
17
安全扩展设计
物理内存保护(PMP) · 加密加速器集成 · 安全启动流程 · 信任根(RoT)设计
安全PMP
18
向量扩展(Vector)
RISC-V V扩展介绍 · 向量寄存器文件设计 · 向量执行单元设计 · 向量化编程示例
向量SIMD
19
FPGA原型验证(上)
综合与实现策略 · 时序约束编写 · 资源利用率优化 · 布局布线技巧
FPGA时序
20
FPGA原型验证(下)
FPGA调试核(ILA/VIO)使用 · 片上逻辑分析 · 硬件加速测试 · 回片验证流程
调试验证
21
多核软件栈(上)
裸机程序开发 · 链接脚本编写 · 启动代码设计 · 中断服务程序编写
软件裸机
22
多核软件栈(下)
RTOS移植(FreRTOS) · 任务调度实现 · 核间通信机制 · 共享资源管理
RTOS通信
23
性能优化方法论
阿姆达尔定律应用 · 负载均衡策略 · 数据局部性优化 · 编译器优化选项
优化方法论
24
高级流水线技术
超标量架构 · 乱序执行 · 寄存器重命名 · 分支预测器设计(TAGE/Perceptron)
超标量分支预测
25
异构计算集成
GPU/NPU协处理器接口 · DMA控制器设计 · 加速器一致性协议 · 异构调度框架
异构DMA
26
形式化验证方法
断言编写(SVA) · 形式化验证工具使用 · 等价性检查 · 属性覆盖率分析
验证形式化
27
FPGA原型到ASIC
RTL可综合性检查 · 时钟树综合策略 · DFT(可测试性设计)插入 · 物理设计流程
ASICDFT
28
项目实战：多核SoC设计(上)
需求分析 · 架构设计 · 模块划分 · 接口定义
项目SoC
29
项目实战：多核SoC设计(中)
RTL编码实现 · 仿真验证 · FPGA原型调试 · 性能调优
RTL调试
30
项目实战：多核SoC设计(下)
系统集成测试 · 功耗与面积优化 · 文档撰写 · 项目总结与展望
集成总结