第3章 RISC-V单核处理器设计(上)

第3章：RISC-V单核处理器设计(上)：取指单元设计、指令译码单元设计、寄存器文件设计

各位同学，今天咱们正式进入RISC-V处理器的核心设计环节。说实话，每次带新人做项目，我最怕听到的就是「处理器设计好难」。其实你把它拆开来看，无非就是取指、译码、执行、访存、写回这几个阶段。今天我们先啃前三块硬骨头：取指单元、译码单元和寄存器文件。

3.1 取指单元设计：处理器的「嘴巴」

取指单元说白了就是处理器的嘴巴——它负责从存储器里把指令「吃」进来。我刚开始做RISC-V设计时，总觉得这步很简单，不就是给个地址读数据嘛。结果第一次上板调试，程序跑飞了，查了三天才发现是取指地址对齐出了问题。

3.1.1 取指单元的核心功能

取指单元要干三件事：

维护PC（程序计数器）：当前执行到哪条指令了
计算下一PC：正常情况下PC+4（32位指令），遇到分支跳转要重新计算
读取指令存储器：把指令从ROM或RAM里取出来

嗯，这里要注意一个细节：RISC-V的指令长度可以是16位（压缩指令）或32位。咱们今天先讲标准32位指令的情况。

3.1.2 PC更新逻辑

PC的更新逻辑其实是个多路选择器。我习惯用状态机来控制：

// PC更新逻辑伪代码
always_ff @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        pc <= 32'h8000_0000;  // 复位地址
    else if (branch_taken)
        pc <= branch_target;   // 分支跳转
    else if (jal_valid)
        pc <= jal_target;      // JAL指令
    else if (jalr_valid)
        pc <= jalr_target;     // JALR指令
    else
        pc <= pc + 4;          // 顺序执行
end

注意：分支预测失败时的冲刷问题。我曾经在一个项目里忘了处理分支预测错误后的流水线冲刷，结果取到了错误的指令，整个程序逻辑全乱了。记住：分支跳转后，要清空流水线中已取到的后续指令。

3.1.3 指令存储器接口

取指单元和指令存储器之间通常用简单的读接口：

// 指令存储器读取
assign instr = (pc[1:0] == 2'b00) ? instr_mem[pc[31:2]] : 32'h0000_0013;  // 地址不对齐时返回NOP

你想想看，如果地址没对齐（比如pc[1:0]不是0），取出来的指令就是错的。RISC-V要求指令地址必须对齐到4字节边界，这一点在硬件设计时必须检查。

3.2 指令译码单元设计：处理器的「翻译官」

指令取回来了，但CPU不认识二进制串啊。译码单元就是干这个的——把32位的机器码翻译成控制信号。我个人习惯把译码分成两步：先识别指令类型，再生成控制信号。

3.2.1 RISC-V指令格式

RISC-V有六种基本指令格式：R型、I型、S型、B型、U型、J型。每种格式的字段位置不同：

格式	opcode	rd	funct3	rs1	rs2	funct7	立即数
R型	[6:0]	[11:7]	[14:12]	[19:15]	[24:20]	[31:25]	无
I型	[6:0]	[11:7]	[14:12]	[19:15]	—	—	[31:20]
S型	[6:0]	—	[14:12]	[19:15]	[24:20]	—	[31:25][11:7]

说实话，刚开始记这些字段位置确实头疼。我的经验是：先记住opcode的位置（[6:0]），然后根据opcode判断指令类型，再按格式解析其他字段。

3.2.2 译码逻辑实现

译码的核心就是一堆case语句。我建议用两级译码：

// 第一级：识别指令类型
always_comb begin
    case (instr[6:0])
        7'b0110011: instr_type = R_TYPE;  // 寄存器-寄存器操作
        7'b0010011: instr_type = I_TYPE;  // 立即数操作
        7'b0100011: instr_type = S_TYPE;  // 存储指令
        7'b1100011: instr_type = B_TYPE;  // 分支指令
        7'b0110111: instr_type = U_TYPE;  // LUI
        7'b1101111: instr_type = J_TYPE;  // JAL
        default:    instr_type = ILLEGAL;
    endcase
end

// 第二级：生成控制信号
always_comb begin
    // 默认值
    reg_write = 1'b0;
    alu_src = 1'b0;
    mem_read = 1'b0;
    mem_write = 1'b0;
    branch = 1'b0;
    
    case (instr_type)
        R_TYPE: begin
            reg_write = 1'b1;
            alu_src = 1'b0;  // 操作数来自寄存器
            // 根据funct3和funct7确定具体操作
        end
        I_TYPE: begin
            reg_write = 1'b1;
            alu_src = 1'b1;  // 操作数来自立即数
        end
        // ... 其他类型
    endcase
end

我的小技巧：译码时一定要把非法指令检测做进去。我曾经在一个项目里忘了加非法指令检测，结果CPU执行到未定义的指令时，行为完全不可预测。加一个illegal_instr信号，遇到非法指令就触发异常，这是保命的设计。

3.3 寄存器文件设计：处理器的「便签本」

寄存器文件就是CPU内部的高速存储单元。RISC-V有32个通用寄存器（x0~x31），每个32位宽。其中x0被硬连线为0，写入x0的数据会被丢弃。

3.3.1 寄存器文件的接口

寄存器文件通常有两个读端口和一个写端口：

module regfile (
    input  logic        clk,
    input  logic        rst_n,
    // 读端口1
    input  logic [4:0]  rs1_addr,
    output logic [31:0] rs1_data,
    // 读端口2
    input  logic [4:0]  rs2_addr,
    output logic [31:0] rs2_data,
    // 写端口
    input  logic        reg_write,
    input  logic [4:0]  rd_addr,
    input  logic [31:0] rd_data
);

logic [31:0] regs [31:0];

// x0硬连线为0
assign regs[0] = 32'h0;

// 写操作
always_ff @(posedge clk) begin
    if (reg_write && rd_addr != 5'h0)
        regs[rd_addr] <= rd_data;
end

// 读操作（组合逻辑）
assign rs1_data = (rs1_addr == 5'h0) ? 32'h0 : regs[rs1_addr];
assign rs2_data = (rs2_addr == 5'h0) ? 32'h0 : regs[rs2_addr];

endmodule

3.3.2 写前读与写后读

这里有个坑：如果一条指令写寄存器，下一条指令马上读同一个寄存器，会发生什么？这取决于你的设计是写前读还是写后读。

我建议采用写前读（Read After Write）策略：在同一个时钟周期内，先写后读。这样下一条指令就能读到最新的值。但要注意，如果写地址和读地址相同，且写使能有效，读出的应该是新写入的数据。

  关键点：寄存器文件的读操作是组合逻辑，写操作是时序逻辑。这意味着读操作在当前周期就能得到结果，而写操作要到下一个时钟沿才生效。如果你想要写前读的效果，需要在读逻辑中做前递（forwarding）。

3.3.3 前递逻辑

前递（Forwarding）是解决数据冒险的关键技术。说白了就是：如果ALU刚算出的结果要写回寄存器，而下一条指令马上要用，那就直接把ALU的结果传给下一条指令，不用等写回寄存器再读出来。

// 前递逻辑示例
always_comb begin
    // 默认使用寄存器文件读出的值
    alu_src1 = rs1_data;
    alu_src2 = rs2_data;
    
    // 如果写地址和读地址相同，且写使能有效，则前递
    if (reg_write && rd_addr != 5'h0) begin
        if (rd_addr == rs1_addr)
            alu_src1 = rd_data;
        if (rd_addr == rs2_addr)
            alu_src2 = rd_data;
    end
end

嗯，这里要注意：前递逻辑不能无限循环。比如一条指令的结果前递给另一条指令，另一条指令的结果又前递回来，这就死锁了。我一般会加一个前递深度计数器，超过两级就插入气泡。

3.4 本章小结

今天我们完成了单核处理器的前三个模块：

取指单元：负责从存储器取指令，维护PC值
译码单元：将机器码翻译成控制信号
寄存器文件：提供32个通用寄存器的读写访问

这三个模块是处理器的基础。说实话，很多初学者觉得译码最难，其实译码就是查表，没什么技术含量。真正考验功力的是取指单元的分支处理和寄存器文件的前递逻辑。我在实际项目中，光是前递逻辑就重构了三次，才找到一个既高效又不会出bug的实现方式。

各位同学，把这些基础打牢了，后面的执行单元和访存单元就是水到渠成的事。记住：处理器设计没有捷径，但也没有想象中那么难。多动手写代码，多上板调试，你很快就能掌握。

📚 课程目录