第四章：生成时钟约束——create_generated_clock命令深度解析

各位同学，今天我们来聊聊生成时钟的约束。说实话，这块内容在FPGA时序分析里特别重要，但也特别容易出错。我见过不少工程师，主时钟约束得挺好，一到分频时钟就翻车了。

生成时钟，说白了就是由主时钟通过分频、倍频或相移得到的时钟。在RISC-V系统里，这种场景太常见了——CPU内核跑高频，外设总线跑低频，中间还得有相位对齐的要求。

4.1 为什么需要生成时钟约束？

你想想看，FPGA内部用PLL或MMCM产生的时钟，工具默认是不知道它们和主时钟的关系的。如果不加约束，时序分析就会出问题。

我记得有一次做RISC-V SoC项目，CPU主频设到200MHz，AHB总线用100MHz。结果综合后时序报告一堆violation。查了半天，原来是生成时钟没约束好，工具把两个时钟当成异步时钟处理了。

核心要点：生成时钟约束告诉工具三个信息：

  • 时钟从哪里来（源时钟）
  • 频率怎么变（分频/倍频系数）
  • 相位怎么移（相移量）

4.2 create_generated_clock命令详解

这个命令的语法其实不复杂，但参数用对了才是关键。我们来看标准格式：

create_generated_clock -name <时钟名> \
    -source <源时钟引脚> \
    -divide_by <分频系数> \
    -multiply_by <倍频系数> \
    -phase <相移角度> \
    [get_pins <目标引脚>]

嗯，这里要注意：-source指定的是源时钟的引脚，不是时钟名。我刚开始学的时候老搞混，以为写时钟名就行，结果约束死活不生效。

4.3 分频时钟约束方法

分频是最常见的场景。比如RISC-V内核时钟200MHz，我们分个2分频给外设用：

# 二分频时钟
create_generated_clock -name clk_div2 \
    -source [get_pins pll/clk_out] \
    -divide_by 2 \
    [get_pins u_div/clk_out]

这里有个坑——分频器输出可能有毛刺。我建议在分频器输出端加个寄存器打一拍，或者直接用PLL的分频输出，别自己用计数器分频。

个人经验：对于偶数分频，用PLL的CLKOUT分频输出最稳。奇数分频的话，注意占空比可能不是50%，时序分析时要留余量。

4.4 倍频时钟约束方法

倍频一般用PLL实现。比如外部晶振50MHz，PLL倍频到200MHz给CPU用：

# PLL倍频输出
create_generated_clock -name cpu_clk \
    -source [get_pins pll/clk_in] \
    -multiply_by 4 \
    [get_pins pll/clk_out]

注意，PLL输出时钟的抖动和源时钟有关。我做过测试，50MHz晶振经过PLL倍频到200MHz，抖动大概在50ps左右。RISC-V内核的时序约束里，setup和hold都要考虑这个抖动。

4.5 相移时钟约束方法

相移时钟在DDR接口、SDRAM控制器里用得最多。比如RISC-V系统里，DDR控制器需要90度相移的时钟：

# 90度相移时钟
create_generated_clock -name ddr_clk_90 \
    -source [get_pins pll/clk_out] \
    -phase 90 \
    [get_pins pll/clk_90_out]

相移时钟的约束有个容易忽略的点——相移后的时钟沿位置变了。我曾经在调试RISC-V的DDR控制器时，发现数据采样总是不对。后来用示波器一看，相移时钟的上升沿正好落在数据变化点上，这能不翻车吗？

避坑指南：相移时钟一定要做hold time检查。因为相移后，时钟沿可能更靠近数据变化沿，hold violation的风险会增大。

4.6 主时钟与生成时钟的关系

这个关系其实就一句话：生成时钟的时序特性继承自主时钟。但有几个细节要注意：

属性 主时钟 生成时钟
周期 由约束指定 由分频/倍频系数计算
抖动 由约束指定 继承主时钟，加上PLL贡献
不确定性 由约束指定 需要额外考虑
延迟 由约束指定 需要单独约束

说白了，生成时钟的约束不能偷懒。我见过有人只约束主时钟，生成时钟全靠工具自动推断。结果呢？时序分析报告里一堆unconstrained path。

4.7 实战：RISC-V系统时钟树约束

我们来看一个完整的例子。假设RISC-V系统时钟树如下：

外部晶振 50MHz
    └── PLL (倍频4倍) → 200MHz
        ├── CPU内核时钟 (200MHz)
        ├── AHB总线时钟 (100MHz, 2分频)
        └── DDR控制器时钟 (200MHz, 相移90度)

对应的约束脚本：

# 1. 主时钟约束
create_clock -name ext_clk -period 20.0 [get_ports clk_in]

# 2. PLL输出 - CPU内核时钟
create_generated_clock -name cpu_clk \
    -source [get_pins pll/clk_in] \
    -multiply_by 4 \
    [get_pins pll/clk_out]

# 3. AHB总线时钟 - 2分频
create_generated_clock -name ahb_clk \
    -source [get_pins pll/clk_out] \
    -divide_by 2 \
    [get_pins u_ahb_div/clk_out]

# 4. DDR相移时钟 - 90度
create_generated_clock -name ddr_clk \
    -source [get_pins pll/clk_out] \
    -phase 90 \
    [get_pins pll/clk_90_out]

# 5. 时钟分组（异步时钟）
set_clock_groups -asynchronous \
    -group {cpu_clk} \
    -group {ddr_clk}

这里我把CPU时钟和DDR时钟设为异步组，因为它们的相位关系在PLL内部已经处理好了，不需要跨时钟域分析。

我的习惯：每次做完生成时钟约束，我都会用report_clock命令检查一下。看看时钟周期、波形、源时钟对不对。这一步花不了几分钟，但能避免很多低级错误。

4.8 常见错误与调试方法

我总结了几种常见的生成时钟约束错误：

  1. 源时钟引脚写错——用get_pins而不是get_clocks
  2. 分频系数写反——-divide_by 2写成-multiply_by 2
  3. 相移单位搞错——Vivado用度，有些工具用皮秒
  4. 忘记约束生成时钟的延迟——导致hold time分析不准

调试方法其实很简单：

  • 用report_timing看路径延迟
  • 用report_clock_interaction看时钟关系
  • 用波形仿真验证时钟沿位置

我记得有一次，RISC-V系统跑着跑着就死机了。查了两天，最后发现是生成时钟的约束里，-source写成了PLL的输出引脚，而不是输入引脚。工具把时钟关系搞反了，时序分析全错。从那以后，我每次写完约束都会用report_clock确认一遍。

4.9 本章小结

生成时钟约束是FPGA时序分析的核心技能之一。说白了，你只要记住三点：

  • 分频用-divide_by，倍频用-multiply_by
  • 相移用-phase，单位是度
  • 源时钟一定要写引脚，不是时钟名

掌握了这些，RISC-V系统的时钟树约束基本就稳了。下一章我们聊聊更复杂的多时钟域约束，那个才是真正考验功力的地方。

公众号:蓝海资料掘金营，微信deep3321

← 上一章 📖 返回目录 下一章 →