1. 高频交易与FPGA概述：HFT业务痛点、FPGA为何适合HFT、课程路线图

1.1 高频交易的业务痛点——为什么CPU不够用了？

做高频交易的人，最怕什么？怕慢。

我2015年刚接触HFT时，帮一家自营交易公司做延迟优化。当时他们用C++写的策略跑在Xeon服务器上，网络用Solarflare网卡，自认为已经很快了。结果呢？一次行情波动，他们的订单比竞争对手慢了3微秒，直接损失了上百万美元。

3微秒，听起来很短对吧？但在高频交易的世界里，这足够让一个套利策略从盈利变成亏损。

CPU的痛点，说白了就三个：

• 中断延迟不可控：网卡收到数据包，CPU要中断当前任务去处理。这个中断响应时间，在Linux下通常要1-5微秒。你想想看，行情数据每秒可能来几百万笔，每次中断都浪费几微秒，累积起来就是灾难。
• 缓存命中率低：CPU的L1缓存只有32KB左右，L3缓存也就几十MB。行情数据量一大，缓存就装不下了，频繁的cache miss会让延迟暴增。我在项目中遇到过，同样的策略，数据量翻倍后延迟从2微秒跳到了15微秒。
• 指令流水线不确定性：分支预测失败、乱序执行、内存访问延迟抖动……这些都会导致延迟的随机波动。高频交易最怕的就是这种不确定性——你不知道下一笔订单到底要花多少时间。

1.2 FPGA为什么适合HFT？——从架构层面看本质

FPGA和CPU最大的区别是什么？

CPU是“冯·诺依曼架构”，指令和数据都走总线，串行执行。FPGA是“数据流架构”，你可以把逻辑电路直接搭出来，数据一进来就并行处理。

我打个比方：CPU就像一条单车道公路，所有车（数据）都要排队通过。FPGA呢？你可以直接修8条、16条、甚至100条车道，每辆车走自己的道，互不干扰。

具体来说，FPGA有这几个杀手锏：

• 硬件并行性：你可以同时处理行情解码、订单生成、风险检查、网络发送。这些在CPU上要串行做的事，在FPGA上可以并行完成。延迟从微秒级降到纳秒级。
• 确定性延迟：FPGA的逻辑是硬件电路，没有中断、没有缓存miss、没有分支预测。每条路径的延迟是固定的，你可以精确计算到纳秒。嗯，这一点对高频交易来说太重要了。
• 管线化处理：你可以把数据处理流程拆成多个阶段，每个阶段用寄存器隔开。数据像流水线一样流过，每个时钟周期都能处理一个新数据包。吞吐量极高。
• 低功耗：同样处理能力下，FPGA的功耗只有CPU的十分之一甚至更低。机房电费也是成本啊。

1.3 FPGA加速的核心逻辑——一张图看懂

下面这张图是我自己画的，展示了FPGA在高频交易中的典型加速路径。你可以看到，从网卡进来的原始数据，经过物理层、MAC层、IP/UDP解析，再到应用层解码、策略计算、订单生成，最后发出去——整个流程都在FPGA内部完成，不需要经过CPU。

你看，从数据进来，到数据出去，整个路径都在FPGA内部。没有中断、没有操作系统调度、没有缓存miss。这就是为什么FPGA能实现亚微秒级的端到端延迟。

1.4 课程路线图——我们要学什么？

这个课程一共30章，我把它分成了四个阶段。每个阶段解决一个核心问题。

阶段	章节	核心内容	你能学到什么
基础篇	1-5章	FPGA基础、Verilog语法、时序约束	从零开始搭建FPGA开发环境，写出第一个能跑的程序
	6-10章	高速接口、DDR4、SerDes、时钟管理	掌握FPGA与外部设备通信的核心技术
	11-15章	网络协议栈、MAC层、IP/UDP、TCP卸载	在FPGA上实现完整的网络协议处理
进阶篇	16-20章	行情解码、订单簿重建、策略计算	实现高频交易的核心业务逻辑
	21-25章	低延迟设计、流水线优化、时序收敛	把延迟从微秒级压到纳秒级
	26-30章	系统集成、测试验证、部署运维	把FPGA加速系统真正跑在生产环境

1.5 你需要准备什么？

硬件方面，我建议你准备一块Xilinx或Intel的FPGA开发板，带万兆网口的那种。不用太贵，几千块的入门级就够了。软件方面，Vivado或Quartus装好，再配个逻辑分析仪。

嗯，这里要注意：不要一上来就买高端板卡。我刚开始做FPGA时，买了一块十几万的板子，结果大部分功能根本用不上。先从小板子开始，把基础打牢，后面再升级。

好了，第一章就到这里。记住一句话：FPGA加速不是魔法，是硬件架构的降维打击。你理解了这一点，后面的学习就会轻松很多。