01
时序分析基础
什么是时序分析？为什么需要时序约束？建立时间与保持时间的概念。
基础建立/保持
02
时序路径分类
寄存器到寄存器路径、输入到寄存器路径、寄存器到输出路径、输入到输出路径。
路径I/O
03
时钟约束入门
create_clock命令详解、时钟周期与占空比、时钟组（clock groups）。
时钟create_clock
04
生成时钟约束
create_generated_clock命令、分频与倍频时钟约束、相位关系。
生成时钟分频
05
输入延迟约束
set_input_delay命令、最大/最小输入延迟、系统同步与源同步接口。
输入延迟源同步
06
输出延迟约束
set_output_delay命令、外部负载建模、输出延迟计算。
输出延迟负载
07
时序例外（False Path）
set_false_path命令、异步时钟域处理、跨时钟域同步器。
例外异步
08
时序例外（Multicycle Path）
set_multicycle_path命令、慢速路径约束、保持时间调整。
多周期保持
09
时序例外（Max/Min Delay）
set_max_delay/set_min_delay命令、特殊路径约束、调试技巧。
最大/最小调试
10
时钟不确定性
set_clock_uncertainty命令、时钟抖动与偏移、裕量管理。
不确定性抖动
11
时序报告解读
时序报告结构、建立时间违例分析、保持时间违例分析。
报告违例
12
时序收敛策略
流水线插入、逻辑复制、寄存器平衡、面积与速度权衡。
收敛优化
13
SDC约束文件
SDC语法基础、约束文件组织、版本管理最佳实践。
SDC约束
14
多时钟域设计
时钟域交叉（CDC）问题、同步器设计、格雷码应用。
CDC同步器
15
I/O时序分析
源同步接口时序、DDR接口约束、SDRAM接口时序。
I/ODDR
16
片上变化（OCV）
OCV概念、derate因子设置、悲观度管理。
OCVderate
17
时序模型
标准单元库时序模型、NLDM与CCS模型、查找表解读。
模型NLDM
18
功耗与时序权衡
动态电压频率调整（DVFS）、多电压域时序、功耗优化。
功耗DVFS
19
异步复位时序
异步复位同步释放、复位树时序、恢复时间与移除时间。
复位恢复/移除
20
时钟门控时序
时钟门控检查、门控使能时序、低功耗设计。
门控低功耗
21
时序库文件
Liberty文件结构、时序弧、条件时序、状态相关时序。
Liberty时序弧
22
STA工具使用
PrimeTime/Vivado时序引擎、Tcl脚本自动化、批处理模式。
STATcl
23
时序调试技巧
常见违例模式、增量编译、ECO修复、迭代优化。
调试ECO
24
物理感知时序
布局后时序、布线后时序、RC提取影响。
物理RC
25
时序签核
Sign-off标准、PVT corner覆盖、统计静态时序分析（SSTA）。
签核SSTA
26
高速接口时序
SerDes接口、JESD204B、PCIe时序约束。
高速SerDes
27
时序与可靠性
电迁移（EM）影响、热效应、老化效应。
可靠性EM
28
时序约束自动化
Tcl脚本生成约束、模板化约束、参数化设计。
自动化Tcl
29
项目实战案例1
百兆以太网接口时序约束与收敛。
实战以太网
30
项目实战案例2
DDR3控制器时序约束与调试。
实战DDR3