一、时序分析基础：什么是时序分析？为什么需要时序约束？建立时间与保持时间的概念
大家好，我是你们的FPGA讲师。今天咱们聊聊时序分析这个老生常谈，但又绕不开的话题。
说实话，我刚开始做FPGA那会儿，觉得时序分析就是个玄学。代码写好了，功能仿真过了，烧进去跑一跑，能亮灯就行。直到有一次，我设计了一个高速数据采集模块，仿真跑得飞起，结果一上板子，数据老是丢包。折腾了三天，最后发现是时序违规了。嗯，从那以后，我再也不敢小看时序分析了。
什么是时序分析？
时序分析，说白了就是检查你的设计能不能在目标时钟频率下稳定工作。它不像功能仿真那样看逻辑对不对，而是看信号从A点传到B点，时间上够不够用。
你想想看，一个寄存器在时钟上升沿采集数据，数据从上一个寄存器出发，经过组合逻辑，到达下一个寄存器的输入端。这一路上，有走线延迟、有门延迟、有各种乱七八糟的寄生效应。时序分析就是把这些延迟都算清楚，然后告诉你：这个路径能不能跑通。
核心观点：时序分析不是可选项，而是必选项。它决定了你的设计是「能用」还是「能稳定用」。
我个人习惯把时序分析分成两类：
- 静态时序分析（STA）：穷举所有路径，检查是否满足时序要求。不需要输入激励，速度快，覆盖率100%。
- 动态时序分析：带时序信息的仿真，能看到波形。但速度慢，而且只能覆盖你给的测试用例。
实际项目中，我一般先用STA做全面检查，再用动态仿真验证关键路径。两者互补，缺一不可。
为什么需要时序约束？
这个问题，我当年也困惑过。工具不是能自动分析吗？为什么还要我手动加约束？
原因很简单：工具不知道你的设计意图。
举个例子，你设计了一个100MHz的时钟域，工具默认会按100MHz去检查。但如果你有个异步信号跨时钟域，工具不知道这是异步的，它会按同步路径去分析，结果报一堆违例。这时候你就得告诉工具：这条路径是异步的，不用检查。
再比如，有些路径虽然逻辑上存在，但实际永远不会同时激活。比如一个多路选择器，选通信号不同时，某些路径就是假的。你不约束，工具就会误报。
我的经验：约束文件不是写给工具看的，是写给未来的自己看的。半年后你回头改代码，看到约束就知道当初的设计意图。
时序约束的核心作用有几点：
- 定义时钟：告诉工具时钟频率、占空比、抖动等参数
- 声明路径：哪些是同步路径，哪些是异步路径，哪些是假路径
- 设定输入输出延迟：芯片外部器件的时序参数
- 指导综合与布局布线：工具会根据约束优化关键路径
我曾经接手过一个项目，前任工程师没写约束，综合出来的结果时序一塌糊涂。我花了整整一周，才把约束补全。所以，约束一定要从一开始就写，别拖。
建立时间与保持时间
这两个概念，是时序分析的基石。搞不懂它们，后面的一切都白搭。
咱们先看一张图，这是我用SVG画的，展示了寄存器之间的基本时序关系：
这张图展示了一条典型的寄存器到寄存器路径。REG1在时钟上升沿发出数据，经过组合逻辑，到达REG2的D端。REG2在下一个时钟上升沿采集这个数据。
这里有两个关键时间点：
建立时间（Setup Time, Tsu）
建立时间是指，在时钟有效沿到来之前，数据必须保持稳定的最短时间。说白了，就是数据要提前到场，等时钟来采样。
为什么需要这个？因为寄存器内部有个锁存结构，数据需要提前稳定下来，才能被正确锁存。如果数据来得太晚，寄存器可能采到不确定的值。
注意：建立时间不满足，会导致寄存器采到错误数据。这是最常见的时序违例类型。
建立时间的检查公式是这样的：
Tclk + Tskew > Tcq + Tcomb + Tsu其中：
- Tclk：时钟周期
- Tskew：时钟偏斜（两个寄存器之间的时钟延迟差）
- Tcq：寄存器从时钟到输出的延迟
- Tcomb：组合逻辑延迟
- Tsu：建立时间
这个公式的意思是：数据传播的总延迟，必须小于时钟周期加上时钟偏斜。否则，数据来不及在下一个时钟沿之前稳定下来。
保持时间（Hold Time, Th）
保持时间是指，在时钟有效沿到来之后，数据必须保持稳定的最短时间。也就是说，时钟采样完了，数据不能马上变，得再稳一会儿。
为什么？因为寄存器内部有个反馈结构，数据需要保持一段时间，才能被正确锁存。如果数据变得太快，寄存器可能锁存到中间状态。
保持时间的检查公式：
Tcq + Tcomb > Th + Thold_skew这个公式的意思是：数据传播的最短延迟，必须大于保持时间加上保持时间的时钟偏斜。否则，数据变化太快，会冲掉正在锁存的数据。
避坑指南：我曾经在一个项目中，把组合逻辑做得太简单，结果保持时间违例了。你可能会觉得奇怪，逻辑简单不是好事吗？但保持时间违例恰恰是因为数据跑得太快，比时钟还快。解决办法是插入缓冲器，人为增加延迟。
建立时间与保持时间的关系
这两个时间是一对矛盾体。你想想看：
- 建立时间要求数据早到
- 保持时间要求数据晚走
所以，数据到达的时间窗口其实很窄。太早了，保持时间可能不满足；太晚了，建立时间可能不满足。这个窗口就是时序分析的焦点。
我画了个表格，方便你对比：
| 对比项 | 建立时间（Tsu） | 保持时间（Th） |
|---|---|---|
| 检查时机 | 时钟沿之前 | 时钟沿之后 |
| 违例原因 | 路径太长，数据到得太晚 | 路径太短，数据到得太早 |
| 修复方法 | 减少组合逻辑级数、插入流水线 | 插入缓冲器、增加延迟 |
| 受工艺影响 | 温度高、电压低时更差 | 温度低、电压高时更差 |
| 常见场景 | 高频设计、长路径 | 短路径、时钟偏斜大 |
嗯，这里要注意一点：建立时间违例可以通过降频来临时解决，但保持时间违例不行。因为保持时间跟时钟频率无关，它只跟数据传播的最短路径有关。所以保持时间违例是硬伤，必须从电路上修复。
实际项目中的体会
说了这么多理论，聊聊实际项目吧。
我做过一个PCIe接口的设计，跑250MHz。刚开始综合出来的结果，建立时间有200ps的余量，看起来挺安全。但布局布线之后，余量变成了负的50ps。为什么？因为布局布线引入了额外的走线延迟，这是我之前没估算到的。
后来我用了几个方法才搞定：
- 把关键路径上的组合逻辑打散，插入寄存器做流水线
- 调整布局，把相关的逻辑放近一些
- 给关键路径加高优先级约束，让工具优先优化
所以我的建议是：别等到布局布线完了再看时序。综合阶段就要关注，留出足够的余量。我一般会留10%~20%的余量，给布局布线阶段的延迟增长。
总结一下：时序分析就是检查数据能不能在时钟周期内稳定传输。建立时间看数据到得够不够早，保持时间看数据走得够不够晚。约束就是告诉工具你的设计意图，让它帮你优化。这两个概念搞懂了，后面的时序约束学起来就轻松多了。
好了，这一章的内容就到这里。记住，时序分析不是纸上谈兵，它直接决定了你的设计能不能在硬件上跑起来。多动手，多分析，慢慢就有感觉了。
公众号:蓝海资料掘金营，微信deep3321