第四章：工艺演进——从180nm到3nm，漏电的非线性博弈
各位同学，今天我们来聊一个让我又爱又恨的话题——工艺节点缩小对功耗的影响。说它可爱，是因为每次工艺进步都能带来性能飞跃；说它可恨，是因为漏电问题就像打地鼠，按下去一个又冒出来三个。
我入行那会儿，180nm还是主流。那时候做低功耗设计，说白了就是管好动态功耗。谁要是跟我提漏电，我可能会觉得他有点小题大做。但到了90nm以下，情况完全变了。嗯，这里要注意，漏电不再是「小透明」，它成了功耗的「主角」之一。
4.1 工艺缩小的「甜蜜」与「苦涩」
先说说为什么大家拼命往小工艺跑。你想想看，从180nm到3nm，栅极长度缩小了60倍。这意味着什么？
- 速度更快：晶体管开关时间缩短，频率能往上飙
- 密度更高：同样面积能塞下更多晶体管
- 动态功耗降低：负载电容C减小，P = αCV²f 里的C变小了
听起来全是好事对吧？但现实很骨感。我在一个65nm的项目里就吃过亏——动态功耗算下来很漂亮，结果流片回来一测，待机电流比预期大了三倍。查了两个月，最后发现是漏电模型没选对。
核心矛盾：工艺越先进，漏电占比越高。180nm时漏电可能只占5%，到了7nm以下，漏电轻松超过50%。
4.2 漏电的「三座大山」
漏电不是一种，而是好几种。我个人习惯把它们分成三类：
4.2.1 亚阈值漏电（Isub）
这是最头疼的。晶体管本该关断时，源漏之间仍然有电流流过。为什么会这样？因为阈值电压Vth在降低。
公式我就不写了，你记住一个结论：Vth每降低100mV，亚阈值漏电增加约10倍。这不是线性关系，是指数关系！
我曾经在一个28nm的项目里，为了追求性能把Vth调低了80mV。结果呢？漏电直接飙了6倍。老板看着仿真结果，脸都绿了。
4.2.2 栅极漏电（Igate）
栅氧化层越来越薄，电子直接「隧穿」过去。180nm时栅氧厚度约4nm，到了7nm只剩不到1nm。你想想看，这么薄的一层，电子想过去还不是分分钟的事？
好在High-K金属栅工艺（45nm以后）把这个压住了。但别高兴太早，FinFET工艺又带来了新的栅极漏电路径。
4.2.3 带间隧穿漏电（BTBT）
这个在深亚微米时代还不明显，但到了10nm以下，PN结的耗尽区越来越窄，电子直接「穿墙」而过。我在一个5nm的项目里，BTBT漏电占了总漏电的15%。
| 工艺节点 | 亚阈值漏电 | 栅极漏电 | BTBT漏电 | 总漏电（相对值） |
|---|---|---|---|---|
| 180nm | 1x | 0.5x | 0.1x | 1x |
| 65nm | 15x | 8x | 0.5x | 20x |
| 28nm | 80x | 12x | 3x | 100x |
| 7nm | 500x | 5x（High-K） | 20x | 600x |
| 3nm | 2000x | 3x（FinFET） | 80x | 2500x |
看到这个表了吗？从180nm到3nm，总漏电增加了2500倍。而动态功耗只增加了约10倍（因为频率和密度上去了）。这就是我说的「非线性」——漏电的增长曲线比动态功耗陡得多。
4.3 工艺演进中的「漏电拐点」
我个人认为，有两个关键的拐点：
第一个拐点：130nm → 90nm
这时候漏电开始「显眼」了。我记得当时很多公司还在用130nm的设计方法，直接移植到90nm，结果待机功耗爆表。从那以后，低功耗设计里必须考虑漏电。
第二个拐点：28nm → 16nm
平面晶体管走到尽头，FinFET登场。FinFET的鳍片结构能更好地控制沟道，亚阈值漏电改善了不少。但代价是寄生电容变大，动态功耗又上去了。说白了，就是「按下葫芦浮起瓢」。
我的经验：在16nm以下节点，不要只看工艺厂的典型模型。一定要跑慢工艺角（SS）和快工艺角（FF）的漏电仿真。我曾经在一个7nm项目里，FF角的漏电比TT角大了8倍，差点没通过功耗预算。
4.4 应对漏电的「三板斧」
说了这么多问题，总得给解决方案。我总结了三个最实用的招数：
4.4.1 多阈值单元库
现在的工艺库都会提供多种Vth的单元：
- HVT（高阈值）：漏电小，速度慢
- RVT（常规阈值）：折中
- LVT（低阈值）：速度快，漏电大
我的做法是：关键路径用LVT，非关键路径用HVT。一个28nm的芯片，用这个方法能省40%的漏电，性能只损失5%。
4.4.2 电源门控（Power Gating）
这个技术说白了就是：不用的模块直接断电。我在一个AI加速器项目里，把80%的模块都加了电源开关。休眠时漏电几乎为零。
但要注意：
- 唤醒时间要算好，别让系统等太久
- 电源开关管本身也有漏电，别因小失大
4.4.3 体偏置（Body Biasing）
在FDSOI工艺里特别好用。通过给衬底加电压，动态调整Vth。工作时用低Vth跑高速，休眠时用高Vth压漏电。
避坑指南：我曾经在一个项目里过度依赖体偏置，结果温度变化时Vth漂移太大，时序全乱了。后来加了温度补偿电路才搞定。记住：体偏置不是万能的，要配合温度感知设计。
4.5 知识体系总览
下面这张图是我自己画的，把工艺演进和漏电的关系梳理清楚了：
这张图里，红色曲线是漏电增长，绿色是动态功耗增长。你看，从28nm开始，两条曲线的差距越来越大。这就是为什么到了先进工艺，漏电成了「头号公敌」。
4.6 我的几点忠告
做了十几年低功耗设计，我总结了几条血泪教训：
- 别迷信工艺厂的漏电模型——他们给的典型值往往偏乐观。我习惯把漏电预算留出30%的余量。
- 温度是漏电的放大器——芯片温度每升高10°C，漏电增加约一倍。散热设计要和低功耗设计一起做。
- 早期仿真要跑全角——不要等到后端才看漏电，那时候改起来成本太高。
- 混合使用多种低功耗技术——单一技术很难搞定先进工艺的漏电问题。
最后说一句：工艺演进不会停，3nm之后还有2nm、1nm。漏电问题只会越来越棘手。但别怕，办法总比困难多。多阈值、电源门控、体偏置，再加上自适应电压调节，这些工具用好，还是能压住漏电的。
好了，这一章就到这里。记住：在先进工艺下，漏电不是「小问题」，而是「大主角」。设计时多留个心眼，流片时就能少流点泪。
公众号:蓝海资料掘金营，微信deep3321