一、光刻对准概述
1.1 对准在光刻中的核心地位
做光刻这么多年，我经常跟新来的工程师说一句话：光刻对准，是芯片制造的"命门"。
你想想看，一片晶圆上要叠多少层？从几十层到上百层。每一层的光刻图形，都必须和上一层精确重合。差那么一点点，整个芯片就废了。
我遇到过最惨的一次，是某款28nm产品，因为对准偏差大了5nm，整批晶圆全部报废。那可不是小数目，几百万就这么没了。从那以后，我对对准这件事，再也不敢有半点马虎。
说白了，光刻对准就是解决一个问题：怎么让新画上去的图形，和底下已有的图形完美重合。
对准的核心地位体现在三个方面：
- 决定器件性能：对准偏差会导致接触孔偏移、栅极错位，直接影响晶体管的开关速度和漏电流
- 影响良率：对准不良是光刻工艺中最大的良率杀手之一，尤其在先进制程中
- 制约工艺极限：当工艺节点推进到7nm、5nm，对准精度几乎决定了你还能不能继续往下做
核心观点：没有对准，就没有光刻。没有高精度对准，就没有先进制程。
1.2 对准精度的定义与量纲
好，咱们来聊聊对准精度到底是个什么东西。
官方定义是这样的：对准精度（Overlay Accuracy），指的是当前层图形与参考层图形之间的位置偏差。单位是纳米（nm）。
但说实话，这个定义太学术了。我更喜欢这么跟新人讲：
「你拿两张透明胶片，一张画了电路，另一张也画了电路。你把它们叠在一起，看能不能完全对上。对不上那个偏移量，就是对准误差。」
对准精度通常用以下几个指标来衡量：
| 指标 | 符号 | 定义 | 典型要求（7nm） |
|---|---|---|---|
| 均值 | Mean | 所有测量点的平均偏差 | < 1nm |
| 3σ | 3 Sigma | 偏差的统计分布宽度 | < 3nm |
| 最大值 | Max | 最差点的偏差 | < 5nm |
| 残差 | Residual | 扣除系统误差后的随机偏差 | < 2nm |
这里我要特别强调一下3σ这个指标。我在项目中见过太多人只看均值，觉得均值0.5nm，挺好。结果一看3σ，8nm，直接傻眼。
为什么会这样？因为均值只能反映整体偏移，但3σ告诉你的是：你的工艺稳不稳定。均值再小，3σ大了，照样有大批芯片对准超差。
我的经验：做对准控制，先盯3σ，再调均值。3σ控制住了，均值调起来很容易。反过来，3σ没控好，调均值就是瞎忙活。
1.3 先进制程对对准的挑战
到了7nm以下，对准这件事，难度直接翻了好几倍。我总结了一下，主要有四大挑战：
挑战一：精度要求指数级提升
你看啊，28nm节点，对准要求大概是10nm。到了7nm，要求直接降到3nm以内。5nm更是要求2nm以下。
2nm是什么概念？一个硅原子直径才0.2nm。也就是说，你的对准误差不能超过10个原子的宽度。嗯，这难度你自己品品。
挑战二：多层叠加效应
先进制程动不动就七八十层，甚至上百层。每一层都有对准误差，这些误差会叠加。
我举个例子：
第1层误差：1nm
第2层误差：1nm
第3层误差：1nm
...
第50层误差：1nm
总误差 = √(1² + 1² + ... + 1²) = √50 ≈ 7nm你看，每层1nm，50层叠下来就7nm了。这还没算系统误差。所以先进制程对每一层的对准控制，都到了近乎苛刻的程度。
挑战三：工艺变形带来的对准困难
晶圆在制造过程中，会经历各种高温、高压、化学腐蚀。这些工艺会让晶圆变形、翘曲。
我记得有一次，一批晶圆做完CMP（化学机械抛光）后，翘曲度达到了50μm。你想想，晶圆都弯成那样了，光刻机怎么对准？
这就是为什么先进制程需要逐点对准，而不是像以前那样只对准几个点。每个曝光场都要单独测量、单独补偿。
挑战四：对准标记的退化
对准标记是光刻机用来识别位置的"路标"。但问题是，这些标记在后续工艺中会被覆盖、被腐蚀、被填充。
到了后面几层，对准标记的信号强度可能只有最初的10%。光刻机根本看不清，自然就对不准。
注意：对准标记退化是先进制程中最容易被忽视的问题。我见过一个团队，花了三个月调对准参数，最后发现是对准标记被CMP磨没了。白忙活一场。
1.4 本章知识体系
说了这么多，我画了一张图，帮你把这一章的核心逻辑串起来：
这张图把本章的三个核心模块串在了一起。你从左边看起：先理解对准为什么重要，再搞清楚精度怎么定义和测量，最后看看先进制程到底难在哪。
嗯，这一章就讲到这里。记住一句话：对准这件事，再怎么重视都不为过。后面几章，我会带你深入每个技术细节，包括对准标记怎么设计、光刻机怎么找标记、各种误差怎么补偿……
咱们下章见。
公众号:蓝海资料掘金营，微信deep3321