1. 良率基础认知
大家好，我是老张。在半导体这行摸爬滚打了十几年，今天咱们来聊聊良率——这个让所有晶圆厂又爱又恨的东西。
说实话，我刚入行那会儿，觉得良率就是个数字。后来带过一个项目，良率从85%掉到72%，厂长天天盯着我看。那滋味，啧，不想再体验第二次。
1.1 什么是晶圆良率
晶圆良率，说白了就是：你投进去100片晶圆，最后能拿出来的好芯片有多少。
举个例子。你投了100片晶圆，每片上有1000颗芯片。最后测试下来，只有85片晶圆上的芯片全部合格。那良率就是85%。
嗯，这里要注意。良率不是单指芯片数量，而是指符合规格的芯片占总芯片数的比例。
核心公式：
良率 = (合格芯片数 / 总芯片数) × 100%
我在项目中遇到过一件事。有个新来的工程师，把晶圆上所有芯片都算进去了，包括那些边角料。结果良率虚高，被客户投诉了。你想想看，边角上的芯片本来就不该算进去的。
1.2 良率的分类
良率不是只有一个。根据测试阶段不同，主要分两类：
1.2.1 CP良率（Chip Probing，晶圆测试良率）
CP良率，就是晶圆还没切割之前，在探针台上测出来的良率。
这时候晶圆还是完整的一片。探针卡扎下去，一颗一颗测。测完就知道哪些芯片是好的，哪些是坏的。
我个人习惯把CP良率叫做「裸片良率」。因为它测的是还没封装的芯片。
小提示：
CP良率通常比FT良率低一些。为什么？因为封装过程中也会产生损耗。我见过一个项目，CP良率92%，FT良率只有88%。差了4个点，查了半天，原来是封装厂的焊线工艺有问题。
1.2.2 FT良率（Final Test，最终测试良率）
FT良率，是芯片封装好之后，在最终测试阶段测出来的良率。
这时候芯片已经穿上了「外衣」——封装好了。测试条件更接近实际使用场景。
FT良率才是真正交给客户的良率。客户拿到手的芯片，都是经过FT测试的。
| 对比项 | CP良率 | FT良率 |
|---|---|---|
| 测试阶段 | 晶圆未切割 | 封装完成后 |
| 测试条件 | 常温为主 | 常温/高温/低温 |
| 主要目的 | 筛选坏片，节省封装成本 | 最终质量把关 |
| 良率范围 | 通常85%-98% | 通常90%-99% |
1.3 良率对成本的影响
良率这东西，直接跟钱挂钩。
我给你们算笔账：
- 一片晶圆成本：假设2000美元
- 每片晶圆上的芯片数：1000颗
- 良率90%：合格芯片900颗，每颗成本约2.22美元
- 良率80%：合格芯片800颗，每颗成本约2.50美元
看到了吗？良率掉了10个点，每颗芯片成本涨了0.28美元。如果一个月产100万颗芯片，那就是28万美元的差距。
注意：
良率越低，成本越高。但也不是越高越好。我曾经见过一个团队，为了把良率从95%提到96%，花了三个月时间，投入了大量人力物力。结果算下来，投入的成本比提升良率省下来的钱还多。所以，良率提升也要算经济账。
1.4 良率工程师的职责
良率工程师是干什么的？说白了，就是找问题、解决问题、预防问题。
具体来说，有这几件事：
- 监控良率数据——每天看良率报表，发现异常立刻报警
- 分析失效原因——芯片为什么坏了？是工艺问题还是设计问题？
- 推动改善措施——找到原因后，协调工艺、设备、设计等部门一起改
- 建立预防机制——把经验固化下来，避免同样的问题再次发生
我记得刚做良率工程师那会儿，每天就是盯着数据看。后来发现，光看数据不行，得去现场。有一次，我蹲在光刻机旁边看了三个小时，才发现是光刻胶涂布不均匀导致的良率波动。
所以，我建议新入行的朋友：别只坐在电脑前看数据，多去产线走走。很多问题，数据上看不出来，到现场一眼就发现了。
避坑指南：
我曾经犯过一个错。发现良率下降后，直接认定是工艺问题。结果折腾了两周，最后发现是测试程序写错了。从那以后，我养成了一个习惯：先确认测试没问题，再去找工艺原因。
知识体系总览
这张图把良率的知识体系串起来了。从定义到分类，从成本到职责，一环扣一环。你想想看，搞懂了这些，才算真正入了良率提升的门。
好了，第一章就聊到这儿。良率这东西，说难不难，说简单也不简单。关键是要有系统思维，别只盯着一个点看。
下一章，咱们聊聊良率计算的底层逻辑——那些公式和模型背后的故事。