3、封装设计输入规格：Die信息、基板规格与电气性能指标

做封装设计这么多年，我有个习惯——拿到一个新项目，第一件事不是急着画图，而是先把输入规格吃透。你想想看，如果连Die长什么样、基板用什么材料都不清楚，后面再怎么折腾也是白搭。

这一节，咱们就聊聊封装设计的三大输入支柱：Die信息、基板/框架规格、电气性能指标。说白了，这三样东西就是封装设计的「地基」。地基没打好，楼盖得再高也得塌。

3.1 Die信息：封装设计的起点

Die信息是封装设计最核心的输入。我记得刚入行那会儿，有个项目因为Die尺寸搞错了0.1mm，结果基板做回来装不上，硬生生多花了两周改版。从那以后，我每次都要亲自核对Die的物理信息。

3.1.1 Die尺寸

Die尺寸包括长、宽、厚度三个维度。别小看厚度，它直接影响封装体的总厚度和散热路径。

• 长宽尺寸：决定了基板或框架的腔体大小。一般留0.5-1mm的装配间隙。
• 厚度：典型值在100-500μm之间。薄Die容易碎裂，厚Die影响散热。
• 翘曲度：这个容易被忽略。我曾经遇到一个Die翘曲超过50μm，贴片机死活吸不住。

3.1.2 Pad坐标

Pad坐标就是Die上那些焊盘的位置。每个Pad都有它的X、Y坐标，单位通常是μm。我习惯把Pad坐标整理成表格，方便后续做扇出布线。

Pad名称	X坐标(μm)	Y坐标(μm)	尺寸(μm)	功能
VDD_CORE	100.0	200.0	80x80	核心电源
VSS	100.0	300.0	80x80	地
DATA0	200.0	200.0	60x60	数据信号
CLK	200.0	300.0	60x60	时钟

3.1.3 电源域

电源域决定了哪些Pad是同一个电压。比如1.2V的核心域、3.3V的IO域。不同电源域之间必须隔离，否则串扰会让你头疼。

嗯，这里要注意：电源域的分组直接影响基板的电源层设计。我见过有人把1.2V和3.3V的Pad混在一起布线，结果基板做出来电源噪声大得离谱。

3.2 基板/框架规格

基板（Substrate）或框架（Leadframe）是Die的「家」。它决定了封装体的机械强度和电气连接方式。

3.2.1 基板材料

常见的基板材料有BT树脂、FR-4、陶瓷等。选什么材料，看你的应用场景。

• BT树脂：高频性能好，热膨胀系数与Die匹配。我做的RF芯片都用它。
• FR-4：便宜，但高频损耗大。适合低速数字芯片。
• 陶瓷：散热好，但贵。功率芯片的首选。

3.2.2 层叠结构

基板的层数从2层到十几层都有。层数越多，布线自由度越高，但成本也上去了。

举个例子，一个4层基板的典型结构：

顶层（信号层）—— 走Die到BGA的连线
第二层（地层） —— 完整的参考地平面
第三层（电源层）—— 分割的电源平面
底层（信号层） —— BGA焊球引出

3.3 电气性能指标

电气性能指标是封装设计的「硬约束」。达不到指标，芯片功能再强也没用。

3.3.1 阻抗控制

信号线的特征阻抗必须匹配。常见的单端阻抗是50Ω，差分阻抗是100Ω。

阻抗由线宽、线距、介质厚度决定。我一般用公式估算：

微带线阻抗：Z0 ≈ 87 / sqrt(εr+1.41) * ln(5.98h / (0.8w+t))

其中：
h —— 介质厚度
w —— 线宽
t —— 铜厚
εr —— 介电常数

实际项目中，我会让基板厂做阻抗测试板。理论算得再准，也不如实测一次来得放心。

3.3.2 电流承载能力

电源线的宽度必须能承受目标电流。铜箔的载流能力大约是1A/40μm宽度（1oz铜厚）。

举个例子，如果VDD_CORE需要3A电流，那电源线至少要走120μm宽。我习惯再留20%余量，做到150μm。

3.3.3 隔离度

隔离度衡量的是信号之间的串扰。高频信号尤其敏感。

提高隔离度的方法：

• 敏感信号之间加地线隔离
• 不同电源域保持物理距离
• 使用屏蔽层或同轴结构

我记得有个项目，时钟信号和数据线只隔了50μm，结果串扰导致误码率飙升。后来把间距拉到200μm，问题就解决了。

3.4 知识体系总览

下面这张图，是我自己总结的封装设计输入规格的完整框架。你看一眼就能明白各个要素之间的关系。

你看，Die信息、基板规格、电气指标这三块，就像三根柱子。哪一根短了，整个封装设计都得歪。我每次做项目，都会把这三张表打印出来贴在墙上，随时对照。