3、金属栅极与功函数工程：多晶硅栅极的耗尽效应，TiN、TaN、Al等金属栅极材料的选择，功函数调节与双金属栅极技术
3.1 多晶硅栅极的“老毛病”——耗尽效应
咱们做半导体的，都知道多晶硅栅极用了多少年。但说实话，它有个天生的缺陷——多晶硅耗尽效应（Poly Depletion Effect）。
什么意思呢？你想想看，多晶硅虽然是导体，但它不是金属。当你在栅极上加电压时，靠近栅氧化层的那部分多晶硅会形成一个耗尽层。这个耗尽层，说白了就是一层“绝缘体”。
我当年在65nm节点做工艺整合时，就吃过这个亏。有一次测C-V曲线，发现等效氧化层厚度（EOT）比设计值大了将近0.5nm。查了半天，最后发现是多晶硅耗尽在作怪。
为什么会这样？因为耗尽层相当于在栅极和氧化层之间串联了一个额外的电容。结果就是：实际驱动电流下降，器件性能打折。
核心问题：多晶硅耗尽导致栅极有效电压降低，等效氧化层厚度增加。在45nm节点以下，这个问题已经无法容忍。
3.2 金属栅极：为什么是TiN、TaN、Al？
既然多晶硅不行，那就换金属。金属栅极没有耗尽效应，而且电阻率更低。但问题来了——选什么金属？
我个人习惯把金属栅极材料分成三类：
- 纯金属：比如Al、W。导电性好，但功函数固定，不好调。
- 金属氮化物：比如TiN、TaN。功函数可调范围大，热稳定性好。
- 金属合金：比如TiAl、MoN。通过组分调节功函数。
咱们重点说说TiN和TaN。这两种材料在业界用得最多。
| 材料 | 功函数（eV） | 热稳定性 | 适用场景 |
|---|---|---|---|
| TiN | 4.5 ~ 4.8 | 良好（~900°C） | NMOS栅极 |
| TaN | 4.8 ~ 5.2 | 优秀（~1000°C） | PMOS栅极 |
| Al | 4.1 ~ 4.3 | 较差（易扩散） | 一般不单独使用 |
我记得有一次做28nm工艺开发，TiN的功函数死活调不到目标值。后来发现是氮气流量控制出了问题。嗯，这里要注意：TiN的功函数对N/Ti比例极其敏感。你稍微偏一点，功函数就漂了。
避坑指南：我曾经在TiN沉积时忽略了衬底温度的影响。结果同一批晶圆，边缘和中心的功函数差了0.15eV。后来强制要求PVD机台做温度均匀性校准，才解决了这个问题。
3.3 功函数调节：不是你想调就能调
功函数工程的核心，说白了就是让NMOS和PMOS的阈值电压（Vt）都合适。
你想想看，NMOS需要低功函数（~4.2eV），PMOS需要高功函数（~5.0eV）。但同一个晶圆上，NMOS和PMOS是同时做的。怎么办？
答案就是双金属栅极技术（Dual Metal Gate）。
具体做法有两种：
- 先沉积后刻蚀：先沉积一层金属（比如TiN），然后在PMOS区域刻掉，再沉积另一层金属（比如TaN）。
- 金属层叠：用不同厚度的金属叠层来调节有效功函数。比如TiN/Al/TiN三层结构。
我个人更倾向于第二种方法。为什么？因为刻蚀工艺太容易损伤栅氧化层了。我见过一个案例，刻蚀TiN时过刻蚀了2nm，结果栅漏电流直接翻了一倍。
警告：双金属栅极工艺中，金属之间的界面控制至关重要。任何界面污染或互扩散，都会导致功函数漂移。我曾经在TaN/TiN界面发现了一层不到1nm的氧化物，结果Vt偏移了80mV。
3.4 知识体系：一张图看懂金属栅极与功函数工程
下面这张图，是我自己总结的。它把本章的核心逻辑串起来了。
3.5 双金属栅极的工艺实现
最后聊聊双金属栅极的具体实现。我把它总结成三个关键步骤：
- 第一步：沉积第一层金属。通常是TiN，用PVD或ALD。厚度控制在5-10nm。
- 第二步：选择性刻蚀。用光刻胶保护NMOS区域，刻掉PMOS区域的TiN。这一步最考验工艺窗口。
- 第三步：沉积第二层金属。通常是TaN，覆盖整个晶圆。然后做CMP平坦化。
这里有个细节：两层金属之间要不要加阻挡层？我建议加一层薄薄的Ti（~1nm）。不加的话，高温退火时TiN和TaN会互扩散，功函数就乱了。
关键参数：双金属栅极的功函数调节范围通常在4.2eV ~ 5.0eV之间。每0.1eV的功函数变化，对应约50mV的Vt偏移。所以，功函数控制精度必须达到±0.05eV以内。
好了，这一章就到这里。金属栅极和功函数工程，说白了就是跟“界面”和“组分”较劲。你控制好了，器件性能就上去了；控制不好，流片回来就是一堆废片。