布局黄金法则：3W原则、20H原则与分区布局
各位工程师朋友，今天咱们聊聊PCB布局里最核心的三个法则。说实话，我做了十几年EMC设计，见过太多因为布局不合理导致产品反复改板的案例。这三个原则，说白了就是帮你从源头把干扰扼杀在摇篮里。
3W原则：线间距≥3倍线宽
先说说3W原则。这个原则其实很简单——两条平行走线之间的间距，至少要达到单条线宽的3倍。为什么要这样？我给大家算笔账。
当两条线靠得太近，它们之间会产生寄生电容。这个电容会让一条线上的信号串扰到另一条线上。你想想看，如果一条是高速时钟，另一条是敏感模拟信号，那后果可想而知。
核心公式：
线间距 S ≥ 3 × 线宽 W
例如：线宽0.3mm，间距至少0.9mm
我在项目中遇到过这样一个情况：一个工业传感器板卡，数字地和模拟地之间就差了0.2mm，结果ADC采样值一直跳。后来把间距拉到3倍线宽，问题立马解决。嗯，这里要注意，3W原则不是万能的。对于特别高速的信号（比如1GHz以上），你可能需要5W甚至10W。
我的个人习惯：
- 时钟线、复位线、中断线：严格执行3W
- 差分对内部：按阻抗要求走，不强制3W
- 电源线：可以适当放宽，但别小于2W
20H原则：电源层内缩
接下来是20H原则。这个原则主要针对多层板中的电源层和地层。说白了，就是让电源层比地层内缩20倍层间距的距离。
为什么会这样？因为电源层和地层之间会形成边缘辐射。电源层比地层大一圈，边缘就会向外辐射电磁波。你想想看，这就像天线一样，把干扰辐射出去。
计算公式：
内缩距离 H = 20 × 层间距
例如：层间距0.2mm，内缩4mm
我记得有一次帮客户改板，他们用的是4层板，电源层和地层完全对齐。结果EMC测试在200MHz附近超标。我建议把电源层内缩了3mm，再测就过了。其实20H原则能减少约70%的边缘辐射，效果非常明显。
注意：
- 20H只适用于电源层对地层的内缩
- 如果层间距很小（比如0.1mm），内缩2mm就够了
- 内缩太多会浪费布线空间，建议结合实际情况调整
分区布局原则：数字/模拟/功率分区
最后一个原则，也是我最想强调的——分区布局。很多新手工程师喜欢把所有电路堆在一起，觉得这样走线短。其实这是大忌。
我一般把PCB分成三个区：
| 分区 | 典型电路 | 干扰特性 |
|---|---|---|
| 数字区 | MCU、FPGA、存储器 | 高频、大电流瞬变 |
| 模拟区 | 运放、ADC、传感器前端 | 低电平、高精度 |
| 功率区 | MOSFET、继电器、电源模块 | 大电流、高电压 |
分区布局的核心思想是：让干扰源远离敏感电路。数字电路的高频噪声会通过空间耦合到模拟电路，功率电路的大电流回路会产生强磁场。我曾经见过一个设计，把DC-DC转换器放在ADC旁边，结果ADC输出全是毛刺。
我的分区经验：
- 每个区之间留至少2mm的隔离带
- 跨区信号线要加磁珠或RC滤波
- 地平面要分区，但通过单点或桥接连接
知识体系结构图
下面这张图展示了三个原则之间的关系和核心逻辑：
这三个原则不是孤立的。在实际项目中，我通常先做分区布局，再在关键信号上应用3W原则，最后用20H原则优化电源层。你想想看，如果分区没做好，后面两个原则再完美也白搭。
总结一下：
- 3W原则：管好信号间的串扰
- 20H原则：管好电源层的辐射
- 分区布局：管好电路间的干扰
这三个原则，是我每次画板前都会在脑子里过一遍的。别嫌麻烦，前期多花10分钟布局，后期能省10天改板时间。