3、良率定义与指标：良率的基本概念与关键指标
各位工程师朋友，今天我们来聊聊良率。这个话题，说简单也简单，说复杂，它能决定一个芯片项目的生死。
我在这个行业摸爬滚打了十几年，见过太多项目，设计做得漂漂亮亮，结果一量产，良率上不去，成本压不下来，最后项目黄了。说白了，良率就是钱。你设计得再好，造不出来，或者造出来全是坏的，那都是白搭。
3.1 良率的基本概念
良率，字面意思就是“良好的比率”。但在显示驱动芯片这个领域，它不是一个单一的数字。我们通常把它拆成三个阶段来看：
- 晶圆良率：从晶圆厂出来的裸片，有多少是好的。
- 封装良率：把裸片封成一颗颗芯片，有多少是好的。
- 测试良率：最终测试完，有多少能出货给客户。
这三个良率，环环相扣。晶圆良率低，后面再怎么努力也白搭。封装良率低，前面的好晶圆就浪费了。测试良率低，说明设计或者工艺有系统性缺陷。
核心观点：良率不是终点，而是起点。它贯穿了从设计到出货的全过程。
3.2 关键指标：CP、FT、DPPM
光说良率太笼统，我们得用具体的指标来衡量。我个人习惯，最关注三个：CP、FT、DPPM。
3.2.1 CP（Chip Probing，晶圆探针测试）
CP测试，就是在晶圆还没切割的时候，用探针扎到每个裸片的焊盘上，通电测试。这时候测的是裸片本身的功能和性能。
CP良率 = 测试通过的裸片数 / 总裸片数
这个指标，直接反映了晶圆制造工艺的水平。我记得有一次，一个项目的CP良率突然从95%掉到了80%，排查了很久，最后发现是光刻工艺的聚焦出了问题。嗯，这种问题，光靠设计是解决不了的，必须和晶圆厂一起查。
我的经验：CP良率低于90%，基本就要拉警报了。这时候别急着往下走，先和晶圆厂把问题搞清楚。
3.2.2 FT（Final Test，最终测试）
FT测试，是在芯片封装好之后进行的。这时候测的是成品芯片的全部功能、性能，以及可靠性。
FT良率 = 测试通过的芯片数 / 总测试芯片数
FT良率，是给客户出货的最终依据。你想想看，如果FT良率低，那前面CP测出来的好裸片，封装后就废了，这损失可不小。
我曾经遇到过一个项目，CP良率很高，但FT良率一直上不去。后来发现是封装过程中，引线键合的压力没控制好，导致部分芯片内部短路。这种问题，往往需要和封装厂一起优化工艺参数。
3.2.3 DPPM（Defect Parts Per Million，百万分之缺陷率）
DPPM，是衡量出货质量的终极指标。它表示每百万颗出货芯片中，有多少颗是有缺陷的。
DPPM = (客户退回的缺陷芯片数 / 总出货芯片数) × 1,000,000
这个指标，客户非常看重。一般来说，消费类电子，DPPM做到几百就算不错了。但如果是车规级芯片，DPPM要求做到个位数，甚至0。
注意：DPPM不是测出来的，是算出来的。它反映的是整个生产流程的稳定性。DPPM高，说明你的良率管理有漏洞。
3.3 良率与成本的关系
良率和成本，是硬币的两面。良率越高，成本越低。但这不是线性的。
我给大家画个简单的图，你们就明白了。
从这张图可以看出，良率越低，成本越高，而且是指数级的增长。为什么？因为低良率意味着大量的废品，这些废品的成本，最终都要摊到好芯片上。
举个例子：
| 良率 | 每片晶圆好芯片数 | 每颗芯片成本（假设晶圆成本固定） |
|---|---|---|
| 50% | 100颗 | 10元 |
| 80% | 160颗 | 6.25元 |
| 95% | 190颗 | 5.26元 |
你看，良率从50%提升到80%，成本下降了近40%。但从80%提升到95%，成本只下降了不到20%。这就是为什么，我们做良率提升，要优先解决那些“低垂的果实”——先把大问题搞定，再去抠细节。
实战建议：我个人习惯，先抓CP良率，再抓FT良率，最后盯DPPM。CP良率是源头，源头不解决，后面都是白费功夫。
3.4 总结
良率，说白了就是三个字：算清楚。算清楚你的晶圆良率、封装良率、测试良率。盯住CP、FT、DPPM这三个指标。然后，把良率和成本挂上钩，你就知道该往哪个方向使劲了。
我曾经带过一个团队，花了三个月时间，把CP良率从85%提到了92%。就这7个点，让整个项目的成本下降了15%。你想想看，这省下来的钱，够再开一个项目了。
所以，别小看良率。它是工程师的尊严，也是公司的利润。