01
时序收敛概述
什么是时序收敛？为什么高速网络芯片对时序要求极高？三大支柱：逻辑综合、布局布线、静态时序分析。
基础概念
02
RTL编码风格对时序的影响
避免长组合逻辑链、合理使用流水线、控制扇出、同步与异步设计。
RTL编码
03
时钟树综合（CTS）基础
时钟树的定义与目标、时钟偏差（Skew）与抖动（Jitter）、时钟树综合的基本流程。
CTS时钟
04
时钟树综合高级技巧
H-tree与网格结构、时钟门控对时序的影响、多时钟域处理、低功耗时钟树设计。
高级时钟
05
约束文件编写（SDC）
主时钟与生成时钟定义、输入输出延迟约束、伪路径与多周期路径、时钟分组与异步时钟约束。
SDC约束
06
逻辑综合优化
综合策略选择（面积优先 vs 时序优先）、关键路径重定向、寄存器重定时（Retiming）、逻辑重组与优化。
综合优化
07
布局规划（Floorplanning）
芯片尺寸与I/O规划、宏单元（Memory/IP）摆放、电源网络规划、布局拥塞预估。
布局规划
08
标准单元布局（Placement）
全局布局与详细布局、时序驱动布局、高密度区域的布局优化、布局合法化。
Placement
09
布线（Routing）基础
全局布线与详细布线、布线资源与层分配、布线拥塞分析与修复。
Routing
10
布线后优化
布线后时序修复、串扰（Crosstalk）分析与修复、天线效应修复、金属填充（Metal Fill）。
后布线
11
静态时序分析（STA）入门
STA的基本概念、建立时间与保持时间检查、时序路径类型（输入、输出、寄存器到寄存器）。
STA入门
12
STA高级分析
片上变异（OCV）与先进片上变异（AOCV）、统计静态时序分析（SSTA）、温度反转效应。
高级OCV
13
多模式多角分析（MMMC）
不同工艺角（PVT）的组合、功能模式与测试模式、最差情况与最佳情况分析。
MMMC
14
时序修复策略（一）
增加驱动强度、插入缓冲器、逻辑复制、调整单元位置。
修复策略
15
时序修复策略（二）
调整时钟相位、使用可调延迟单元、修改RTL逻辑、降低频率（最后手段）。
修复进阶
16
保持时间（Hold）修复
保持时间违例的原因、插入延迟单元、时钟树延迟调整、保持时间修复的代价。
Hold
17
建立时间（Setup）修复
建立时间违例的原因、减少路径延迟、优化时钟 skew、使用高速单元库。
Setup
18
功耗与时序的权衡
动态功耗与静态功耗、电压缩放对时序的影响、多阈值电压单元（HVT/SVT/LVT）的使用策略。
功耗权衡
19
信号完整性（SI）对时序的影响
串扰延迟、串扰噪声、屏蔽与间距、布线层分配策略。
SI信号
20
IR Drop对时序的影响
电源网络设计、IR Drop分析、动态IR Drop与静态IR Drop、去耦电容的添加。
IR Drop
21
层次化设计中的时序收敛
顶层与模块级时序预算、黑盒模型（ILM/ETM）的使用、层次化时钟树综合。
层次化
22
增量式实现流程
增量综合、增量布局、增量布线、ECO（工程变更指令）流程。
ECO增量
23
时序收敛的脚本自动化
Tcl脚本在时序分析中的应用、自动化报告分析、批量修复脚本编写。
Tcl自动化
24
EDA工具使用技巧
Synopsys PrimeTime、Cadence Tempus、Innovus/ICC2中的常用命令与技巧。
EDA工具
25
高速接口时序收敛（一）
DDR/LPDDR接口时序、源同步接口、读写平衡（Write/Read Leveling）。
DDR接口
26
高速接口时序收敛（二）
SerDes接口时序、PLL与CDR对时序的影响、高速差分信号布线。
SerDes
27
片上网络（NoC）的时序收敛
NoC拓扑对时序的影响、路由器与链路延迟优化、NoC时钟域划分。
NoC
28
机器学习在时序收敛中的应用
ML预测关键路径、ML指导布局优化、ML辅助时钟树综合。
MLAI
29
常见误区与避坑指南
过度约束、忽视保持时间、忽略片上变异、不合理的时钟门控。
经验误区
30
实战案例：28nm交换机芯片
从RTL到GDS的时序收敛全流程、遇到的问题与解决方案、经验总结。
实战28nm