第1章时序收敛概述

一、时序收敛概述

时序收敛，说白了就是让芯片里的所有数字信号，都能在规定时间内到达该去的地方。

我打个比方。你想想看，一个数据从寄存器A出发，经过一堆组合逻辑，最后到达寄存器B。这段路有多长？路上有多少门电路？信号传播需要时间。如果这个时间超过了时钟周期，那数据就来不及被正确采样——芯片就出错了。

时序收敛，就是保证每一条这样的路径，它的传播延迟都小于时钟周期。嗯，就是这么简单一个概念。

核心定义：时序收敛 = 所有时序路径的建立时间（setup）和保持时间（hold）都满足约束要求。

我在项目中遇到过不少新手，觉得时序收敛就是跑个STA（静态时序分析）看看有没有violation。其实远不止这些。时序收敛是一个贯穿整个芯片设计流程的过程，从RTL编码开始，到综合、布局、布线，每一步都在为最终的时序达标铺路。

这个问题，我做了十几年网络芯片，感触太深了。

普通消费类芯片，比如手机SoC，跑个1-2GHz已经算高频了。但高速网络芯片呢？交换机芯片、路由器芯片、NPU（网络处理器），动不动就要处理几百Gbps甚至Tbps级别的数据吞吐。

为什么会这样？因为网络芯片的工作模式决定了它的时序压力：

我的经验：我曾经做过一款400Gbps的交换机芯片，核心频率2.5GHz。刚开始综合时，setup violation有上千条，最差的一条负了将近500ps。那段时间真是天天加班调时序。后来总结出来，网络芯片的时序收敛，本质上是在跟物理极限赛跑。

时序收敛不是靠某一个环节就能搞定的。我个人习惯把它拆成三大支柱：逻辑综合、布局布线、静态时序分析。这三者缺一不可。

逻辑综合是把RTL代码转换成门级网表的过程。这一步做得好不好，直接决定了后续布局布线的难度。

我刚开始做网络芯片时，总觉得综合就是跑个脚本完事。后来发现，综合阶段的约束写得好不好，对时序影响太大了。比如，你给综合工具一个合理的时钟不确定性（clock uncertainty），它就会自动留出裕量，避免后期出现大量violation。

避坑指南：我曾经在一个项目里，综合时忘了设input delay和output delay，结果综合出来的网表在布局布线后出现了大量setup violation。后来花了整整两周才把时序修回来。从那以后，我每次综合前都会仔细检查SDC约束文件。

布局布线是物理设计阶段的核心。说白了，就是把综合出来的门级网表，放到芯片的物理版图上，然后连上线。

这一步的挑战在于：你不仅要考虑逻辑功能，还要考虑物理位置、连线长度、信号完整性。尤其是高速网络芯片，动辄几千万个标准单元，布局布线工具跑一次就要好几天。

我记得有一次做一款NPU芯片，核心频率2.2GHz。布局布线跑完后，发现有一条关键路径的延迟超标了200ps。查了半天，发现是布线时绕线太多，导致RC延迟过大。后来通过调整floorplan，把相关的逻辑单元放得更近，才把时序修回来。

静态时序分析（STA）是验证时序是否收敛的最终手段。它不需要输入激励，而是穷举所有可能的路径，检查每条路径的setup和hold是否满足要求。

嗯，这里要注意。STA不是跑一次就完事的。在综合后、布局后、布线后，每个阶段都要跑STA。因为每个阶段引入的延迟信息不同，综合后是理想连线，布局后是预估连线，布线后才是真实连线。

重要提醒：千万不要等到布线完成才跑STA。我见过太多团队，前期不重视STA，等到tapeout前才发现大量时序violation，结果不得不改RTL重新流片。一次流片成本几百万美元，这个教训太贵了。

这三个支柱不是串行执行的，而是迭代循环的。我画个简单的流程：

你想想看，这个过程可能要重复几十次甚至上百次。尤其是高速网络芯片，时序裕量本来就小，稍微一点变化就可能引入新的violation。

总结一下：时序收敛不是某一个环节的事，而是逻辑综合、布局布线、静态时序分析三者协同的结果。任何一个环节掉链子，最终都会反映在时序上。作为后端工程师，我们要有全局视野，不能只盯着自己那一亩三分地。

好了，这一章就讲到这里。时序收敛的概念、为什么网络芯片要求高、三大支柱分别是什么，这些基础打牢了，后面我们才能深入讨论具体的收敛技巧。

公众号:蓝海资料掘金营，微信deep3321