第四章：时钟树综合高级技巧

时钟树综合，说白了就是给芯片搭一个时钟分发网络。你想想看，一个高速网络芯片里，成千上万个触发器需要在同一时刻被触发，这个时钟信号怎么走、走多快、偏差多大，直接决定了芯片能不能跑起来。

我做了十几年后端，见过太多芯片因为时钟树没做好而翻车的案例。今天咱们就聊聊时钟树综合里的几个高级技巧——H-tree、网格结构、时钟门控、多时钟域和低功耗设计。这些内容，嗯，都是实战中真正用得上的。

4.1 H-tree与网格结构：两种经典的时钟分发方式

先说说H-tree。这个名字很形象，就是时钟网络像字母"H"一样层层分叉。从根节点开始，一级一级往下分，每一级都保持对称。这样做的好处是什么？说白了就是让每个叶子节点的路径长度基本一致，时钟偏差（skew）可以控制得很好。

我在一个28nm的交换机芯片项目中用过H-tree。那个芯片有16个核心模块，每个模块都需要独立的时钟域。我们用了5级H-tree，从顶层PLL出来，经过全局缓冲，再分到各个模块。最终测出来的时钟偏差只有15ps——嗯，这个结果在当时算是相当不错了。

但H-tree也有它的短板。如果芯片面积很大，或者模块分布不均匀，H-tree的对称性就很难保持。这时候，网格结构（mesh）就派上用场了。

网格结构，说白了就是在一个区域内铺满时钟缓冲器，形成一个"网格"。时钟信号从多个点注入，然后在网格内均匀分布。这种方式对不规则布局特别友好，而且抗工艺偏差的能力更强。

我曾经在一个NPU项目中用过网格结构。那个芯片有几百个MAC单元，分布很不规则。如果用H-tree，光是绕线就能把人逼疯。换成网格结构后，时钟偏差从原来的40ps降到了20ps以内。当然，代价是功耗多了大概15%。

下面这张图展示了H-tree和网格结构的核心区别：

4.2 时钟门控对时序的影响

时钟门控（clock gating）是低功耗设计里最常用的手段之一。但很多人只看到了它省电的好处，忽略了它对时序的影响。我见过一个项目，工程师加了时钟门控后，setup slack直接从正数变成了负数——这就是典型的"捡了芝麻丢了西瓜"。

时钟门控的原理很简单：用一个使能信号控制时钟是否传递给下游触发器。当模块不工作时，关掉时钟，动态功耗就降下来了。但问题在于，门控逻辑本身会引入延迟，而且使能信号的时序必须严格满足要求。

下面是一个典型的时钟门控代码示例：

// 不推荐的做法：使能信号路径太长
assign clk_gated = clk & enable;  // 使能信号可能来自远处

// 推荐的做法：局部缓冲使能信号
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    enable_local <= 1'b0;
  else
    enable_local <= enable;  // 在本地打一拍
end
assign clk_gated = clk & enable_local;

另外，时钟门控还有一个容易被忽略的问题——它会影响时钟树的平衡。因为门控后的时钟路径变长了，而没门控的路径还是原来的长度，两者之间的偏差就会变大。我一般会在门控后的路径上手动加一些延迟单元，把偏差控制在可接受范围内。

4.3 多时钟域处理

高速网络芯片里，多时钟域是家常便饭。比如一个交换机芯片，可能有1GHz的核心时钟、156.25MHz的SerDes参考时钟、25MHz的管理接口时钟。这些时钟域之间怎么交互？说白了就是跨时钟域同步的问题。

我个人的习惯是，在时钟树综合阶段就把所有时钟域的关系理清楚。哪些是同步的、哪些是异步的、哪些需要做握手、哪些用FIFO——这些必须在CTS之前就定下来。

时钟域关系	处理方法	CTS注意事项
同步（同源同频）	直接连接	保持时钟树平衡
同步（同源不同频）	分频/倍频后连接	注意分频器的时序
异步（不同源）	双触发器同步/FIFO	设置false path
异步（同源但不同相）	相位补偿	设置multicycle path

嗯，这里要注意一点：很多工程师喜欢把所有异步路径都设成false path，这其实是有风险的。因为false path意味着STA完全不检查，万一有信号真的跨过去了，出了问题你都不知道。我建议的做法是：对异步路径做专门的CDC检查，确认同步逻辑正确后，再设false path。

4.4 低功耗时钟树设计

低功耗时钟树设计，说白了就是在保证时序的前提下，尽量少用缓冲器、少走线、少翻转。我做过一个7nm的NPU项目，时钟树的功耗占了芯片总功耗的35%——这个比例相当惊人。

降低时钟树功耗，有几个实用的方法：

• 时钟门控分层：不要只在顶层做门控，要在每个模块的入口做门控。这样即使模块内部有子模块不工作，也能关掉对应的时钟。
• 减少缓冲器级数：每级缓冲器都会消耗功耗。我一般控制在4-6级以内，超过这个数就要考虑换更大的缓冲器或者调整布局。
• 使用低功耗时钟单元：现在的工艺库都有低功耗版本的时钟缓冲器和反相器，它们的漏电更小、动态功耗更低。虽然面积会大一点，但整体功耗能降10-15%。
• 时钟树修剪：在CTS之后，把那些驱动能力过剩的缓冲器换成小尺寸的。这个步骤虽然繁琐，但效果很明显。

最后说一句，低功耗时钟树设计不是CTS阶段才考虑的事。它应该从floorplan阶段就开始规划——哪些模块可以共用时钟、哪些模块需要独立时钟、时钟源的布局位置——这些都会影响最终的功耗和时序。

好了，这一章的内容就到这里。时钟树综合是个细活，每个项目的情况都不一样，关键是要理解原理、积累经验。希望这些内容对你有帮助。

---

公众号:蓝海资料掘金营，微信deep3321