01
SerDes技术概述
什么是SerDes？为什么需要SerDes？SerDes在高速通信中的核心地位。
基础概念
02
SerDes架构基础
PCS层与PMA层划分、典型SerDes链路组成（PLL、Serializer、Driver、Channel、Receiver、Deserializer、CDR）。
架构PCS/PMA
03
SerDes关键指标
数据速率、误码率(BER)、抖动(Jitter)、眼图(Eye Diagram)、功耗、面积。
指标BER
04
PLL与时钟生成
电荷泵锁相环(CP-PLL)原理、LC-VCO与Ring-VCO对比、时钟树设计要点。
PLLVCO
05
Serializer与Deserializer设计
并行转串行原理、串行转并行原理、移位寄存器实现、位对齐技术。
SERDES
06
高速Driver设计
CML驱动器原理、电压模与电流模驱动、预加重(Pre-emphasis)与去加重(De-emphasis)技术。
DriverCML
07
高速Receiver设计
连续时间线性均衡器(CTLE)、判决反馈均衡器(DFE)、自适应均衡算法。
CTLEDFE
08
时钟数据恢复(CDR)
Hogge鉴相器、Alexander鉴相器、Bang-Bang CDR、相位插值器(PI)原理。
CDRPI
09
信道建模与信号完整性
传输线理论、S参数、回损(RL)与插损(IL)、串扰(Crosstalk)分析。
SIS参数
10
抖动分析与预算
随机抖动(RJ)与确定性抖动(DJ)、总抖动(TJ)计算、抖动容限与抖动传递函数。
JitterRJ/DJ
11
误码率(BER)与眼图测试
BERT测试原理、眼图模板(Mask)测试、浴盆曲线(Bathtub Curve)分析。
BERT眼图
12
SerDes标准概述
PCIe Gen3/4/5/6、USB3.x/4、SATA、Ethernet 25G/100G/400G、JESD204B/C。
标准PCIe
13
PCIe SerDes设计要点
PCIe物理层规范、链路训练状态机(LTSSM)、Gen3/4/5均衡策略。
PCIeLTSSM
14
USB SerDes设计要点
USB3.x SuperSpeed架构、LFPS握手协议、Type-C接口中的SerDes。
USBType-C
15
Ethernet SerDes设计要点
PAM4调制与NRZ对比、FEC前向纠错、IEEE 802.3 Clause 72/73/74。
PAM4FEC
16
JESD204B/C SerDes设计要点
确定性延迟、SYSREF与SYNC~信号、多链路同步机制。
JESD同步
17
SerDes仿真方法论
IBIS-AMI模型原理、统计域仿真(StatEye)与时域仿真(Transient)对比、仿真流程搭建。
IBIS-AMI仿真
18
SerDes测试与调试
示波器与BERT使用技巧、TDR/TDT测试、阻抗不连续定位。
测试TDR
19
SerDes PCB设计要点
差分对布线规则、过孔优化、AC耦合电容选择、参考平面设计。
PCB差分
20
电源完整性(PI)与SerDes
电源噪声对SerDes的影响、去耦电容网络设计、PDN阻抗优化。
PIPDN
21
SerDes封装设计
Flip-Chip与Wire-Bond对比、封装寄生参数提取、RDL布线策略。
封装Flip-Chip
22
SerDes功耗优化
低功耗模式设计、自适应偏置技术、时钟门控与数据门控。
低功耗门控
23
SerDes面积优化
共享PLL与CDR架构、数字辅助模拟设计、工艺缩放策略。
面积工艺
24
SerDes IP集成与SoC设计
IP选型评估、数字侧接口(APB/AXI)、模拟侧接口配置。
IPSoC
25
SerDes固件与驱动开发
PHY寄存器配置、自适应均衡算法固件实现、链路调试日志。
固件驱动
26
SerDes可靠性设计
ESD防护、闩锁效应(Latch-up)、老化与温度补偿、冗余设计。
可靠性ESD
27
多通道SerDes同步
通道绑定(Channel Bonding)、去偏斜(Deskew)、多通道CDR一致性。
多通道绑定
28
SerDes前沿技术
112Gbps PAM4设计挑战、DSP-based SerDes架构、ADC-DSP链路详解。
112GDSP
29
SerDes设计实例
从Spec到Silicon的完整流程、典型设计案例复盘、常见失败原因分析。
案例流程
30
SerDes未来趋势
224Gbps SerDes、光互连与SerDes融合、Chiplet与UCIe中的SerDes技术。
未来Chiplet