一、SerDes技术概述：什么是SerDes？为什么需要SerDes？

各位同学好，我是老张。在芯片设计这行摸爬滚打了十几年，今天咱们来聊聊SerDes。说实话，每次带新人时，我第一个要讲的就是这个。为什么？因为它是高速通信的命根子。

1.1 什么是SerDes？

SerDes，全称Serializer/Deserializer，中文叫串化器/解串器。说白了，就是把并行数据转成串行数据发出去，收回来再转回并行。

你想想看，芯片内部的数据总线，动不动就是32位、64位并行。但到了芯片外面，引脚是有限的。怎么办？用SerDes把并行转成串行，一根线就能搞定。

我在项目中遇到过最典型的场景：一个AI芯片需要和外部DDR交互，数据位宽512位。如果全部并行引出，芯片封装得做成螃蟹——脚太多。用了SerDes后，16对差分线就搞定了。

1.2 为什么需要SerDes？

这个问题我问过很多新人。答案五花八门，但核心就三点：

• 引脚数量受限——芯片封装引脚是有限的，尤其是BGA封装，引脚间距越来越小，但总数量还是不够用
• 信号完整性——并行总线跑高频时，skew（时滞）问题会让你崩溃。我调过一款DDR4接口，就因为一根线的长度差了0.5mm，整个系统就不稳定
• 功耗和成本——并行总线需要大量驱动器和接收器，功耗大、占面积。SerDes用差分信号，功耗低、抗干扰强

1.3 SerDes在高速通信中的核心地位

现在的高速通信，从PCIe到USB，从以太网到HDMI，底层全是SerDes。你用的手机、电脑、路由器，里面至少有几十个SerDes通道在同时工作。

为什么会这样？因为数据量爆炸了。我记得2000年时，1Gbps的SerDes就算高端货。现在呢？112Gbps的SerDes已经量产，224Gbps的也在路上了。

SerDes的核心地位体现在三个层面：

1. 物理层基石——所有高速协议都建立在SerDes之上。没有SerDes，PCIe 5.0的32GT/s就是空谈
2. 系统瓶颈——芯片算力再强，数据传不出去也是白搭。SerDes的速率直接决定了系统带宽
3. 设计难点——SerDes涉及模拟、数字、射频、信号完整性多个领域，是芯片设计中最难啃的骨头之一

1.4 SerDes的基本架构

来，我画个图给你看。这是SerDes最基础的架构：

这张图里，发送端把N位并行数据通过串化器变成1位串行数据，经过差分传输线送到接收端。接收端先通过CDR（时钟数据恢复）提取时钟，再用解串器把串行数据还原成并行。

嗯，这里要注意：CDR是SerDes最核心的模块之一。没有它，接收端就不知道什么时候该采样数据。我曾经调试过一个28Gbps的SerDes，CDR的环路带宽调了整整两周才稳定下来。

1.5 SerDes的关键指标

做SerDes设计，这几个指标你必须烂熟于心：

指标	说明	典型值（当前主流）
数据速率	每通道每秒传输的比特数	25Gbps ~ 112Gbps
通道数	SerDes IP包含的收发通道数量	1 ~ 16通道
功耗	每Gbps消耗的功率	2 ~ 10 pJ/bit
抖动	时钟和数据的时序偏差	< 0.3 UI（单位间隔）
误码率	传输错误的比特比例	< 1e-12
接收灵敏度	接收端能识别的最小信号幅度	10 ~ 100 mV

1.6 SerDes的应用场景

SerDes的应用无处不在。我简单列几个常见的：

• 芯片间互联——比如CPU和GPU之间的PCIe接口，用的就是SerDes
• 背板通信——交换机背板上，几十个SerDes通道同时跑，速率高达100Gbps
• 光模块——100G/400G光模块内部，电信号通过SerDes转成光信号
• 存储接口——SAS、SATA这些硬盘接口，底层也是SerDes
• 显示接口——HDMI、DisplayPort，都是SerDes的变种

说白了，只要是需要高速数据传输的地方，就离不开SerDes。你想想看，现在一个5G基站，里面有多少个SerDes通道？我告诉你，至少上百个。

1.7 小结

这一章我们讲了SerDes的基本概念、为什么需要它、它的核心地位、基本架构和关键指标。记住一句话：SerDes是高速通信的物理层基石，没有它，现代电子系统就是一堆孤岛。

下一章，我们会深入SerDes的内部电路，看看串化器和解串器到底是怎么工作的。到时候我会拿出我当年调试的一个实际案例，给大家讲讲那些教科书上不会写的坑。

---