一、PMU概述与芯片电源架构

各位同学,今天咱们聊聊PMU。说白了,PMU就是芯片的“心脏”和“血管系统”。没有它,再牛的处理器也只是一块冰冷的硅片。

我入行那会儿,PMU还是个相对简单的模块。现在呢?你看看手机SoC,动辄几十个电源域,上百个LDO,设计复杂度翻了好几倍。今天这一讲,我带大家把PMU的底裤扒干净。

1.1 PMU在终端芯片中的核心作用

PMU的全称是Power Management Unit,电源管理单元。它的任务就三个:

  • 供电——给芯片各个模块提供稳定、干净的电压
  • 节能——根据负载动态调整电压和频率,省电
  • 保护——防止过压、过流、过温把芯片烧了

你想想看,手机芯片里CPU、GPU、NPU、DDR、ISP……每个模块对电压的要求都不一样。CPU核心可能需要0.8V,IO接口要1.8V,DDR要1.1V,模拟电路要3.3V。一个PMU管不好,整个芯片就废了。

核心观点:PMU不是配角,它是芯片能否正常工作的基石。我见过太多芯片流片回来,功能仿真全过,结果一上电就冒烟——十有八九是PMU设计出了问题。

1.2 现代SoC电源域划分

现代SoC为什么要把电源分成这么多域?说白了就两个原因:省电抗干扰

我习惯把电源域分成四大类:

电源域 典型电压 特点 我踩过的坑
Core域 0.6V - 1.2V 低电压、大电流、动态调压 曾经因为IR drop太大,CPU跑高频就死机
IO域 1.8V / 3.3V 固定电压、驱动能力强 IO电源纹波太大,导致通信误码
Memory域 1.1V / 1.8V 对噪声敏感、需要低纹波 DDR电源没处理好,跑不到标称频率
Analog域 2.5V - 3.3V 高精度、低噪声、PSRR要求高 PLL的电源噪声直接导致时钟抖动超标

嗯,这里要注意:Core域通常需要支持DVFS(动态电压频率调整)。什么意思?就是CPU轻载时电压降到0.6V,重载时升到1.2V。这个变化不是瞬间完成的,PMU要保证电压切换过程中不产生过冲或下冲。

实战技巧:我建议在设计初期就把电源域划分图画清楚。每个域用什么电源、能关断吗、需要隔离吗——这些都要提前想好。否则后期改起来,那叫一个痛苦。

1.3 典型PMU内部模块框图

一个完整的PMU,内部长什么样?我画了一张图,大家看看:

典型PMU内部模块框图 VIN (电池/外部) 保护电路 (OVP/OCP/OTP) DC-DC Buck 效率高、纹波大 LDO 低噪声、效率低 带隙基准 Bandgap Reference 数字控制逻辑 I2C/SPI接口 Vout_Core Vout_Analog Vref 反馈控制环路 EN (使能信号) DC-DC LDO 基准源 控制逻辑 保护电路 反馈环路

这张图里,我重点说说几个关键模块:

1.3.1 DC-DC转换器

DC-DC负责把电池电压(比如3.7V)降到核心需要的低电压(比如0.8V)。它的优点是效率高,能做到90%以上。缺点是纹波大,噪声大。

我在项目中遇到过一个问题:DC-DC的开关频率选得太低,电感太大,结果PCB放不下。后来换成了2MHz的开关频率,电感从4.7μH降到了1μH,面积省了一半。

1.3.2 LDO(低压差线性稳压器)

LDO适合给模拟电路供电。它噪声低,响应快,但效率也低。你想想看,输入3.3V输出1.8V,效率只有55%,剩下的能量全变成热量了。

警告:LDO的功耗是 (Vin - Vout) × Iout。如果压差大、电流大,LDO会非常烫。我曾经见过一个LDO因为散热没做好,直接把封装烤裂了。

1.3.3 带隙基准(Bandgap Reference)

基准源是PMU的“定海神针”。它提供一个不受温度、电压影响的参考电压,所有LDO和DC-DC的输出电压都基于这个基准。

基准源的设计非常讲究。我习惯用带隙结构,温度系数能做到20ppm/°C以内。嗯,这里要注意:基准源的噪声会直接传递到所有输出,所以布局布线时要格外小心。

1.3.4 保护电路

保护电路包括:

  • OVP(过压保护)——输入电压超过阈值时,切断电源
  • OCP(过流保护)——输出电流超过限值时,限制电流或关断
  • OTP(过温保护)——芯片温度超过150°C时,自动关断
  • UVLO(欠压锁定)——输入电压太低时,防止芯片误动作

我曾经因为UVLO阈值设得太低,电池电压掉到2.5V时PMU还在工作,结果逻辑电路状态全乱了。后来把UVLO阈值提高到2.8V,问题解决。

1.4 电源管理的关键设计考量

做PMU设计,有几个点我特别在意:

  1. 电源排序——上电和下电的顺序不能乱。比如Core域必须先于IO域上电,否则IO buffer可能处于未知状态,产生闩锁效应。
  2. 去耦电容——每个电源域都要有足够的去耦电容。我一般按每安培电流配1μF电容来估算,但具体还要看负载的瞬态响应要求。
  3. IR Drop——电源走线上的压降。Core域电流大,走线长一点就可能掉几十毫伏。我建议用宽走线,必要时用多层金属并联。
  4. 噪声隔离——模拟域和数字域的电源要分开。数字电路的开关噪声会通过电源耦合到模拟电路,影响性能。

我的经验:PMU设计没有捷径。每个模块都要仔细仿真,每个参数都要留余量。我见过太多人为了省面积、省成本,把PMU设计得刚刚好,结果量产时良率惨不忍睹。

好了,这一讲就到这里。PMU是芯片的命脉,搞懂了它,你就掌握了芯片设计的半壁江山。下一讲我们深入DC-DC的设计细节,到时候我会带大家看一个完整的Buck转换器设计案例。


专注资料整理