低压差线性稳压器（LDO）原理与设计
各位同学，今天我们聊聊LDO。说实话，LDO是电源管理里最基础也最容易被忽视的模块。我刚入行那会儿，总觉得LDO不就是个降压器嘛，有啥好研究的？直到有一次项目里，片内LDO的PSRR没做好，导致射频前端噪声耦合，整块芯片的灵敏度直接掉了3dB……嗯，从那以后我再也不敢小看这个“小玩意儿”了。
LDO工作原理
LDO的核心，说白了就是一个自动调节的可变电阻。它通过反馈环路，动态调整导通元件的阻抗，让输出电压稳定在设定值上。你想想看，输入电压波动或者负载电流变化时，它都能“自动”把电压拉回来。
一个典型的LDO由三个关键部分组成：
- Pass Element（导通元件）：通常是PMOS或NMOS管。我习惯用PMOS，因为压差可以做得更小。PMOS的栅极电压越低，导通越强，输出电流越大。
- Error Amp（误差放大器）：比较反馈电压和基准电压，输出控制信号去调节Pass Element。这个放大器的增益和带宽直接决定了LDO的响应速度。
- Feedback（反馈网络）：两个电阻分压，把输出电压按比例送回误差放大器。反馈比例决定了输出电压值。
工作流程是这样的：
- 输出电压通过反馈电阻分压，得到Vfb
- 误差放大器比较Vfb和基准电压Vref
- 如果Vfb低于Vref，误差放大器输出降低，PMOS导通增强，输出电压上升
- 如果Vfb高于Vref，误差放大器输出升高，PMOS导通减弱，输出电压下降
- 最终稳定在Vout = Vref × (1 + R1/R2)
核心公式：Vout = Vref × (1 + R1/R2)
其中R1是上分压电阻，R2是下分压电阻。这个公式你闭着眼睛都得记住。
我曾经在调试一个0.18μm工艺的LDO时，发现输出电压总是偏低0.1V。查了半天，结果是反馈电阻的版图匹配没做好，两个电阻的工艺偏差方向相反。嗯，这就是典型的“纸上谈兵容易，落地就翻车”。
关键指标
做LDO设计，有三个指标你必须烂熟于心。我面试新人时，这三个问题必问。
1. Dropout Voltage（压差电压）
压差电压，就是LDO能正常稳压所需的最小输入输出压差。说白了，输入电压再低，也不能低于输出电压加上这个值。
举个例子：一个3.3V输出的LDO，压差是200mV。那么输入电压最低不能低于3.5V。低于这个值，LDO就“掉出”稳压状态了。
影响压差的因素：
- Pass Element的尺寸：管子越大，导通电阻越小，压差越低
- 负载电流：电流越大，压差越大
- 工艺：PMOS的压差通常比NMOS小
我的经验：做电池供电设备时，压差指标特别重要。电池电压会逐渐下降，如果压差太大，电池还没用完，LDO就先“罢工”了。我建议留出至少30%的余量。
2. PSRR（电源抑制比）
PSRR衡量的是LDO对输入电源纹波的抑制能力。单位是dB，数值越大越好。
公式：PSRR = 20 × log(Vin_ripple / Vout_ripple)
比如输入有100mV的纹波，输出只有1mV，那PSRR就是40dB。
PSRR随频率变化：
- 低频（<1kHz）：PSRR很高，通常60-80dB
- 中频（1kHz-100kHz）：PSRR开始下降，主要受误差放大器带宽限制
- 高频（>100kHz）：PSRR急剧下降，这时候需要片外电容帮忙
我记得有个项目，客户要求PSRR在1MHz时不低于30dB。我们用的标准LDO架构根本做不到，最后不得不加了前馈电容和零点补偿。那段时间真是改版改到吐。
3. Load Regulation（负载调整率）
负载调整率，描述的是负载电流变化时，输出电压的稳定程度。单位是mV/A或百分比。
公式：Load Regulation = ΔVout / ΔIout
理想情况下，负载电流从0变到最大，输出电压应该纹丝不动。但实际上，环路增益有限，输出阻抗也不是零，总会有点变化。
影响负载调整率的因素：
- 误差放大器的增益：增益越高，调整率越好
- 输出阻抗：包括Pass Element的导通电阻和走线电阻
- 反馈网络的精度
注意：负载调整率和线性调整率（Line Regulation）是两个不同的指标。线性调整率衡量的是输入电压变化的影响，别搞混了。我曾经在评审时被问到这个问题，一时嘴快说错了，场面一度非常尴尬。
片内LDO vs 片外LDO选型
这是实际项目里最常遇到的抉择。我直接给你一个对比表，一目了然。
| 对比项 | 片内LDO | 片外LDO |
|---|---|---|
| 集成度 | 高，节省PCB面积 | 低，需要额外器件 |
| 输出电流能力 | 通常<100mA | 可达1A以上 |
| PSRR | 中低频好，高频差 | 整体更好，可外接大电容 |
| 压差 | 可以做到很低 | 取决于选型 |
| 噪声 | 受片上噪声耦合影响 | 可以做得更低 |
| 成本 | 无额外BOM成本 | 增加器件成本 |
| 灵活性 | 固定电压，不可更换 | 可更换型号或调整 |
我的选型原则很简单：
- 数字核心供电：用片内LDO。数字电路对噪声不敏感，而且电流不大，片内做足够了。
- 模拟/射频供电：用片外LDO。模拟电路对电源噪声极其敏感，片外LDO配合大电容，PSRR和噪声性能都好得多。
- 大电流场景（>200mA）：别犹豫，用片外LDO。片内LDO的散热和压降问题会让你头疼。
- 成本敏感且电流小：片内LDO是首选。省一个器件就是省几分钱，量大了就是几万块。
避坑指南：我曾经在一个SoC项目里，把模拟PLL的供电用了片内LDO。结果PLL的抖动指标一直过不了。后来换成片外LDO，加了个10μF的陶瓷电容，问题直接解决。所以，对噪声敏感的模块，别省那一个器件钱。
知识体系结构图
下面这张图总结了LDO设计的核心知识脉络，你保存下来，以后做设计时对照着看。
好了，LDO的原理和选型就讲到这里。记住，设计LDO不是把公式背熟就完事了，真正的坑都在实际调试里。下一节我们聊DC-DC转换器，那又是另一番天地了。
公众号:蓝海资料掘金营，微信deep3321