1. 太空辐射环境与芯片失效机理
各位同学好，我是老张。在宇航芯片这个行当摸爬滚打十几年了，今天咱们聊聊最基础、也最要命的问题——太空辐射到底怎么搞坏芯片的。
很多人觉得太空是真空，很干净。其实恰恰相反。太空里到处都是高能粒子，像个无形的枪林弹雨。芯片飞上去，就等于把自己暴露在辐射场里。我当年第一次做星载项目时，领导说“抗辐射设计”，我心想不就是加屏蔽吗？后来吃了大亏才明白，这事儿远没那么简单。
1.1 太空辐射源：谁在攻击我们的芯片？
太空辐射主要来自三个方向。咱们一个个说。
1.1.1 银河宇宙射线
这是来自银河系深处的高能粒子。主要是质子，大概占85%。还有α粒子，占14%。剩下1%是重离子，比如铁、氩这些。别看重离子占比小，破坏力最大。
能量范围：从几十MeV到几十GeV。能量越高，穿透力越强。
通量：大约4个粒子/平方厘米/秒。听起来不多，但芯片面积小，关键节点就那么几个微米，撞上就是大事。
1.1.2 太阳粒子事件
太阳偶尔会发脾气，抛出大量高能粒子。这叫太阳质子事件，或者太阳耀斑。
我记得有一次做某型号的评估，正好赶上太阳活动高峰期。那段时间地面测试数据频频异常，后来一查，是太阳质子通量突然飙升了三个数量级。嗯，这事儿让我养成了一个习惯——做设计前先查太阳活动周期。
1.1.3 地球辐射带
地球周围有两条范艾伦辐射带。内带主要是高能质子，外带主要是高能电子。低轨卫星飞在内带下面，中高轨卫星直接泡在辐射带里。
你想想看，一颗GEO卫星，每天要穿过辐射带好几次。电子累积剂量，质子引发单粒子效应，双重打击。
1.2 辐射与芯片的相互作用
高能粒子打进芯片，会跟硅材料发生作用。主要有两种方式：
- 电离效应：粒子把能量传给晶格，产生电子-空穴对。这是单粒子效应和总剂量效应的根源。
- 位移效应：粒子把硅原子撞离晶格位置，造成晶格缺陷。这会影响载流子迁移率，导致性能退化。
说白了，粒子就像一颗子弹打进水缸。电离效应是溅起的水花，位移效应是把缸壁砸了个坑。两者都会坏事。
核心概念：线性能量传输（LET）
LET表示粒子在单位路径上沉积的能量。单位是MeV·cm²/mg。LET值越高，粒子破坏力越大。重离子的LET通常很高，所以最危险。
1.3 单粒子效应
单粒子效应，就是单个高能粒子打中芯片敏感节点，引发的一系列故障。我把它分成三类：软错误、硬错误、功能中断。
1.3.1 单粒子翻转
SEU是最常见的。一个粒子打中存储单元，比如SRAM的锁存器，把存储的0翻成1，或者1翻成0。
物理机制：粒子在敏感节点沉积电荷，如果电荷量超过临界电荷Qcrit，节点状态就会翻转。
我在项目中遇到过最头疼的情况：一块SRAM，地面测试怎么测都没问题。上了轨道后，每天翻转几十次。后来分析发现，是工艺节点缩小后，Qcrit降低了，对低LET粒子也敏感了。
避坑指南：我曾经以为只要用加固单元就万事大吉。后来发现，加固单元只能提高Qcrit，不能完全消除SEU。对于高LET粒子，该翻还得翻。所以，必须配合纠错码。
1.3.2 单粒子闩锁
SEL是硬错误。粒子触发CMOS结构中的寄生PNPN结构，形成低阻通路，电流猛增。如果不及时断电，芯片会烧毁。
物理机制：粒子在阱-衬底界面产生大量载流子，触发寄生双极晶体管导通，形成正反馈。
我见过最惨的一次：某型号的接口芯片，SEL发生后电流从几毫安飙到两安培，封装都冒烟了。从那以后，我设计任何芯片都会加电流检测和限流电路。
警告：SEL不是所有工艺都会发生。SOI工艺因为埋氧层隔离，天然抗SEL。体硅工艺必须做加固，比如加保护环、用外延层。
1.3.3 单粒子功能中断
SEFI是SEU的升级版。粒子打中控制逻辑，比如状态机、配置寄存器，导致芯片进入错误状态，功能完全丧失。
SEFI比SEU难处理。SEU只是数据错，刷新一下就好。SEFI是逻辑错，需要复位甚至重新配置才能恢复。
我记得有个项目，FPGA在轨运行，突然所有IO都输出高电平。地面分析认为是SEFI打中了配置逻辑。最后只能通过远程重配置恢复。嗯，这事儿让我在设计中强制加入了看门狗定时器。
1.4 总剂量效应
总剂量效应是累积效应。芯片在辐射环境中长期工作，电离损伤慢慢积累，最终导致性能退化或失效。
1.4.1 物理机制
总剂量效应主要影响MOS器件的栅氧化层和场氧化层。
- 栅氧化层：辐射产生电子-空穴对。电子迁移率高，很快跑掉。空穴迁移率低，被陷阱捕获，形成正电荷。这会导致阈值电压漂移。
- 场氧化层：同样产生陷阱电荷，导致漏电流增加，甚至形成寄生沟道。
说白了，就是氧化层里慢慢积累电荷，像慢性中毒一样。一开始不明显，到了一定剂量，性能突然恶化。
1.4.2 主要参数退化
| 参数 | 退化趋势 | 后果 |
|---|---|---|
| 阈值电压Vth | NMOS负漂，PMOS正漂 | 速度变慢，功耗增加 |
| 跨导gm | 下降 | 驱动能力减弱 |
| 漏电流Ioff | 增加 | 静态功耗飙升 |
| 噪声容限 | 下降 | 逻辑可靠性降低 |
我做过一个实验：把一批商用CMOS芯片放在钴60源下照射。到50krad时，参数变化还不大。到100krad时，漏电流增加了两个数量级。到200krad时，芯片基本不能工作了。
关键指标：总剂量容限
宇航级芯片通常要求能承受100krad到1Mrad的总剂量。具体取决于轨道和任务时长。低轨卫星100krad够用，深空任务可能需要Mrad级别。
1.5 知识体系总览
下面这张图，是我自己总结的辐射效应知识框架。你把它记牢了，后面章节的内容都能往这个框架里套。
1.6 本章小结
这一章咱们把太空辐射环境和芯片失效机理捋了一遍。核心就三点：
- 辐射源：宇宙射线、太阳粒子、辐射带。各有各的特点，设计时要针对轨道来考虑。
- 单粒子效应：SEU是软错误，SEL是硬错误，SEFI是功能中断。三者机理不同，加固方法也不同。
- 总剂量效应：慢性累积损伤，主要影响阈值电压和漏电流。工艺选择和版图设计是关键。
我个人觉得，理解这些机理是做好抗辐射设计的第一步。你连敌人怎么出招都不知道，怎么防守？后面章节咱们会深入讲具体的加固技术，包括工艺加固、版图加固、电路加固、系统加固。一步步来，别急。
给新人的建议：如果你刚开始接触这个领域，建议先搞懂SEU和TID。这两个是最常见的失效模式。SEL虽然可怕，但通过工艺选择和版图设计可以基本避免。SEFI比较难搞，需要系统级方案。
公众号:蓝海资料掘金营，微信deep3321