01
抗辐照芯片概述
什么是抗辐照芯片 · 空间辐射环境 · 辐射效应分类 · 应用领域
总剂量单粒子位移损伤
02
辐射效应机理详解
TID物理机制 · SEE分类(SEU/SEL/SEFI) · 位移损伤 · CMOS影响
TIDSEEDD
03
抗辐照工艺基础
SOI · 外延层 · 环形栅/保护环 · 工艺与版图协同
特种工艺加固
04
版图设计环境搭建
EDA工具 · PDK安装 · DRC/LVS设置 · 工艺库验证
VirtuosoCalibre
05
基础器件版图设计(一)
NMOS/PMOS标准版图 · W/L参数化 · 有源区/多晶硅
MOSFET接触孔
06
基础器件版图设计(二)
环形栅ELT · W/L等效计算 · 与传统版图对比
ELT加固
07
基础器件版图设计(三)
保护环 · N阱/P阱隔离 · 衬底/阱接触 · 抗闩锁
Guard RingLatch-up
08
电阻与电容版图设计
多晶硅/扩散/阱电阻 · MIM/MOS电容 · 共质心匹配
匹配共质心
09
双极型晶体管(BJT)版图
纵向NPN · 横向PNP · 抗辐照要求 · 寄生BJT抑制
BJT寄生
10
数字标准单元库版图
反相器/与非门/或非门 · 驱动与面积 · 验证流程
标准单元抗辐照
11
时序单元版图设计
D触发器 · 三模冗余TMR · 时钟树综合考量
TMR时序
12
存储器版图设计(一)
SRAM 6T/8T · 位线/字线 · 敏感节点加固
SRAM加固
13
存储器版图设计(二)
ROM/寄存器文件 · ECC纠错 · 物理验证
ECCROM
14
模拟电路版图设计(一)
差分对匹配 · 电流镜共质心 · 运放布局
差分对运放
15
模拟电路版图设计(二)
带隙基准 · 滤波器 · ADC/DAC布局技巧
BandgapADC
16
电源管理与ESD版图
LDO稳压器 · Power Grid · ESD保护结构
LDOESD
17
版图设计规则检查(DRC)
规则解读 · 常见错误修复 · Calibre DRC流程
DRCCalibre
18
版图与原理图一致性(LVS)
LVS原理 · 器件识别 · 短路/断路调试
LVS匹配
19
寄生参数提取(PEX)
R/C/CC提取 · 寄生对性能影响分析
PEX寄生
20
抗辐照版图后仿真
寄生参数仿真 · 辐照前后对比 · 时序功耗验证
后仿真时序
21
单粒子效应加固版图
DICE/HIT单元 · 电荷共享 · 敏感节点间距
DICE隔离
22
总剂量效应加固版图
环形栅优化 · 保护环偏置 · 漏电流抑制
TID漏电
23
芯片布局规划(Floorplan)
面积估算 · IP模块 · I/O Pad · 电源地网络
Floorplan电源
24
物理验证综合
DRC/LVS/ANT · EM/IR Drop · Sign-off标准
Sign-off可靠性
25
抗辐照测试芯片设计
测试结构TEG · 辐照测试点 · DFT
Test ChipTEG
26
典型抗辐照芯片案例
星载FPGA · 抗辐照MCU · 探测器读出芯片
案例FPGA
27
天线效应与预防
天线原理 · 跳线法/二极管法 · 抗辐照规则
天线效应跳线
28
先进工艺抗辐照挑战
FinFET/GAA · 7nm/5nm加固 · 3D IC考量
FinFET先进节点
29
版图自动化与脚本
Skill脚本 · Calibre SVRF · 自动生成工具
Skill自动化
30
课程总结与项目实战
全流程回顾 · 完整IP版图实战 · 学习路径
实战总结