第2章：辐射效应机理详解

各位同学，大家好。上一章我们聊了为什么要做抗辐照设计，这一章咱们来点硬核的——辐射到底是怎么把芯片搞坏的？

我刚开始接触这个领域时，总觉得辐射效应很玄乎。后来在项目中吃过几次亏，才真正理解：你不懂机理，就根本没法做版图优化。说白了，抗辐照设计不是靠猜，而是靠对物理机制的深刻理解。

2.1 总剂量效应（TID）的物理机制与影响

总剂量效应，英文叫Total Ionizing Dose，简称TID。它指的是芯片在长期辐射环境中，累积吸收的辐射总剂量导致的性能退化。

物理机制是什么？

辐射粒子穿过芯片时，会在二氧化硅（SiO₂）中产生电子-空穴对。电子跑得快，很快就被电场扫走了。但空穴移动慢，容易被氧化层中的陷阱捕获，形成正电荷积累。

我做过一个项目，卫星在轨运行三年后，发现某些模拟电路的基准电压漂了5%。拆回来分析，就是栅氧化层中积累了正电荷，导致阈值电压偏移。

你想想看，一个原本设计好1.8V工作的电路，跑着跑着阈值电压变了，还能正常工作吗？这就是TID最头疼的地方——它不是一下子炸掉芯片，而是慢慢折磨你。

2.2 单粒子效应（SEE）分类

单粒子效应，Single Event Effect，简称SEE。它和TID最大的区别是：TID是慢积累，SEE是瞬间打击。

一个高能粒子打中芯片的敏感节点，瞬间产生大量电荷，如果这些电荷被收集到，就会引发各种问题。

2.2.1 单粒子翻转（SEU）

SEU是最常见的。说白了，就是存储单元里的数据被粒子打翻了。0变成1，1变成0。

我在做SRAM抗辐照设计时，最怕的就是SEU。一个粒子打中存储节点，如果临界电荷（Qcrit）不够大，数据就丢了。

影响因素：

• 节点电容：电容越大，Qcrit越高，越不容易翻转
• 供电电压：电压越高，恢复能力越强
• 工艺节点：越先进，节点尺寸越小，越容易翻转

2.2.2 单粒子闩锁（SEL）

SEL是CMOS工艺特有的问题。CMOS结构里天然存在一个PNPN寄生晶闸管，粒子打中后可能触发它导通，形成大电流。

防止SEL的方法：版图上做保护环（Guard Ring），降低衬底和阱的电阻，让寄生晶闸管没法触发。

2.2.3 单粒子功能中断（SEFI）

SEFI比SEU更严重。它打中的不是普通存储单元，而是控制逻辑、状态机或者寄存器。结果就是芯片功能完全乱掉。

我做过一个ADC项目，粒子打中了采样控制逻辑，结果ADC直接进入了测试模式，输出全是乱码。复位才能恢复。

2.2.4 单粒子栅穿（SEGR）

SEGR主要发生在功率器件中。高能粒子穿过栅氧化层，产生导电通道，导致栅极和沟道短路。

这个效应在宇航电源管理芯片中特别要命。栅氧化层一旦击穿，器件就永久损坏了。

2.3 位移损伤（DD）的机理

位移损伤，Displacement Damage，简称DD。它和TID不同，TID是电离效应，DD是物理碰撞。

高能粒子（比如中子、质子）撞进硅晶格，把硅原子从晶格位置上撞飞了。这个空位和间隙原子就形成了缺陷。

影响：

• 少数载流子寿命降低：双极器件受影响最大
• 暗电流增加：图像传感器会出现白点
• 增益下降：光电耦合器、太阳能电池性能退化

我记得有个项目是做星载光电探测器，在轨两年后信号强度下降了30%。分析下来就是位移损伤导致的少数载流子寿命缩短。

2.4 辐射环境对CMOS器件的影响

不同的辐射环境，对芯片的影响也不同。咱们简单分三类：

环境	主要辐射源	主要效应
太空	质子、电子、重离子	TID + SEE + DD
核环境	中子、伽马射线	DD为主，TID为辅
医疗/工业	X射线、伽马射线	TID为主

做设计时，一定要先搞清楚目标环境。太空环境最复杂，TID、SEE、DD都要考虑。核环境则要重点关注位移损伤。

知识体系总览

下面这张图，是我自己整理的辐射效应知识框架。做设计前，先把这个图刻在脑子里。

这张图把三大辐射效应和它们对CMOS的影响串起来了。做设计时，你可以对照这张图，看看自己的芯片可能会遇到哪些问题。

好了，这一章的内容就到这里。辐射效应机理是抗辐照设计的根基，理解透了，后面讲版图加固技巧时你才能明白为什么要那么画。

---