电源树架构设计：FPGA核心电压、IO电压、辅助电压、电源轨排序与监控、典型电源树拓扑

电源树架构，说白了就是给FPGA各个部分“喂电”的路线图。很多新手工程师上来就照着参考设计抄，结果板子一上电就冒烟，或者FPGA死活不工作。我刚开始做项目时也吃过这个亏——那次是Xilinx的K7系列，电源轨排序没做好，芯片直接进入了未知状态，折腾了两天才找到原因。

今天咱们就把电源树拆开揉碎了讲清楚。你想想看，FPGA内部有那么多逻辑单元、DSP切片、BRAM，还有高速收发器，它们对电压的要求各不相同。搞不清楚这些，后面的低功耗设计就是空中楼阁。

一、FPGA需要哪些电压轨？

一个典型的FPGA，至少需要三类电压：核心电压、IO电压、辅助电压。有些高端器件还会要求额外的专用电压，比如DDR接口的VREF、高速收发器的MGT电压。

电压轨类型	典型电压值	主要负载	电流需求
VCCINT（核心电压）	0.85V~1.0V（视工艺节点而定）	逻辑单元、DSP、BRAM	最大，可达数十安培
VCCIO（IO电压）	1.8V、2.5V、3.3V	IO Bank、外部接口	中等，取决于Bank使用率
VCCAUX（辅助电压）	1.8V或2.5V	配置逻辑、PLL、DCM	较小，通常几百毫安
MGTAVCC（收发器模拟电压）	1.0V或1.2V	高速收发器	中等，每个通道约100mA

嗯，这里要注意：核心电压的精度要求通常很严格，一般要求±3%以内。我在项目中遇到过因为核心电压纹波过大导致时序收敛困难的情况，后来换了低ESR的MLCC电容才解决。

二、电源轨排序：为什么重要？

FPGA内部有大量的CMOS电路，上电顺序不对，可能会触发闩锁效应（Latch-up），直接烧毁芯片。不同厂商的排序要求略有差异，但基本原则是相通的。

为什么会这样？因为IO buffer内部有ESD保护结构，如果IO电压先建立而核心电压还没起来，ESD二极管可能会正向导通，形成大电流通路。我曾经见过一块板子，就是因为IO电压比核心电压早到了200微秒，结果芯片的IO Bank直接报废了。

具体排序要求，我建议你查阅对应FPGA型号的数据手册。以Xilinx 7系列为例：

1. VCCINT（核心电压）先上电
2. VCCAUX（辅助电压）可以同时或稍后上电
3. VCCIO（IO电压）最后上电
4. 如果有MGT，MGTAVCC和MGTAVTT也有自己的排序要求

三、电源轨监控：别让芯片“饿着”

光把电送进去还不够，你得知道它到底有没有到位。电源监控电路就是干这个的。常用的方案有两种：

• 分立式监控芯片： 比如TI的TPS3808、ADI的ADM811，每个电压轨配一个，输出复位信号给FPGA
• 集成式电源管理IC（PMIC）： 比如LTC2950、TPS65218，一颗芯片搞定多路电压的排序和监控

我个人习惯用分立式方案，因为灵活性更高。但如果你板子空间紧张，PMIC确实能省不少事。

四、典型电源树拓扑

下面这张图是我常用的电源树结构，适用于中等规模的FPGA设计（比如Artix-7或Cyclone V）。

这个拓扑里，12V输入先转成3.3V中继总线，然后再分别生成1.8V辅助电压和0.9V核心电压。3.3V IO电压直接从总线取，省掉一级转换损耗。监控IC同时监测三路输出，任何一路掉电都会触发FPGA复位。

五、避坑指南：我踩过的几个坑

做电源树设计，有些坑真的是不亲自踩一遍就不知道。我分享几个印象深刻的：

• 电容选型不当： 我曾经为了省钱，在核心电压输出端用了普通铝电解电容。结果纹波大到FPGA内部PLL锁不住。后来换成钽电容加MLCC的组合，问题才解决。
• PCB走线太细： 核心电压电流动辄十几安培，走线宽度不够就是个大电阻。我记得有一次板子回来，核心电压只有0.82V（标称0.9V），一查是走线压降太大。后来加了铜皮才搞定。
• 忽略去耦电容布局： 去耦电容离FPGA引脚太远，高频噪声滤不掉。我现在的习惯是，每个电源引脚旁边至少放一个0.1uF的MLCC，距离不超过2mm。

好了，关于电源树架构的核心内容就这些。实际项目中，你可能会遇到更复杂的情况，比如多片FPGA协同、热插拔要求、或者超低功耗场景。但万变不离其宗，把今天讲的这些基础打牢，后面遇到什么问题都能从容应对。

---

公众号:蓝海资料掘金营，微信deep3321