1、高速链路概述

大家好,我是老张。做高速数字设计十几年了,今天咱们聊聊高速链路。

很多人一听到「高速链路」,第一反应就是频率高。其实没那么简单。我个人习惯把高速链路定义为:信号在传输过程中,必须考虑传输线效应的互连系统。说白了,就是信号跑得太快,连PCB上的一小段走线都会变成「天线」或者「延迟线」。

核心观点: 当信号的上升时间小于传输延迟的2倍时,你就必须用传输线理论来分析了。这不是选择题,是必答题。

1.1 什么是高速链路

高速链路,本质上是一个发射机 → 信道 → 接收机的系统。发射机把数据发出去,信道(可能是PCB走线、电缆、背板)负责传输,接收机负责恢复数据。

我在项目中遇到过不少新手,觉得只要芯片能跑高速就行。结果板子一调,眼图全闭了。为什么?因为忽略了信道的影响。

举个例子:PCIe Gen5跑32Gbps,一个UI(单位间隔)才31.25ps。你想想看,信号在FR4板材上每英寸延迟大约160ps。也就是说,信号走2英寸,延迟就超过一个UI了。这时候走线稍微长一点,反射、串扰、损耗全来了。

所以,高速链路设计,本质上是在跟时间噪声做斗争。

1.2 高速链路的关键指标

评估一条高速链路好不好,我一般看三个指标:眼图、抖动、误码率。这三个是铁三角,缺一不可。

眼图

眼图是什么?说白了,就是把接收到的信号波形,按UI为单位叠加在一起。如果叠加出来的图形像一只睁开的眼睛,说明信号质量好。如果眼睛闭着,那就麻烦了。

眼图的关键参数有:

  • 眼高:眼睛垂直方向的开度。眼高太小,接收机很难正确判断0和1。
  • 眼宽:眼睛水平方向的开度。眼宽太小,采样点容易采到边沿上。
  • 抖动:信号边沿在时间轴上的不确定性。抖动越大,眼宽越小。

我的经验: 调试时先看眼图。如果眼图是睁开的,再往下查。如果眼图闭了,先别急着调均衡,检查一下阻抗匹配和电源噪声。我曾经在一个项目中,眼图死活打不开,折腾了两天,最后发现是电源去耦电容放错了位置。

抖动

抖动是高速链路的头号敌人。它分为两大类:

  • 随机抖动(RJ):由热噪声、散弹噪声等引起,服从高斯分布。没法完全消除,只能控制。
  • 确定性抖动(DJ):由串扰、反射、电源噪声等引起。这个是可以优化的。

我记得有一次调试一个USB3.0的链路,抖动总是超标。用示波器一看,发现确定性抖动占了80%。顺着查下去,发现是相邻的时钟线串扰到了数据线上。把间距拉开,问题就解决了。

嗯,这里要注意:抖动分析时,一定要把RJ和DJ分开。因为它们的处理方式完全不同。RJ靠增加链路预算,DJ靠优化设计。

误码率

误码率(BER)是最终指标。眼图再好看,抖动再小,如果误码率不达标,一切都是白搭。

常见的误码率要求:

接口标准 典型BER要求
PCIe Gen3/4/5 1e-12
USB 3.2 1e-12
100G Ethernet 1e-15

1e-12是什么概念?就是每传输1万亿个bit,最多只能错1个。这个要求其实非常苛刻。因为在实际系统中,噪声和干扰是随机的,你很难保证100%不出错。

避坑指南: 我曾经犯过一个错误——在实验室里测误码率,测了10分钟没出错,就以为链路没问题了。结果量产之后,客户反馈偶尔断连。后来一算,1e-12的误码率,要测到置信,至少需要连续测几个小时。所以,误码率测试一定要给够时间。

1.3 常见高速接口标准

目前主流的高速接口标准,我归纳为三大类:PCIe、USB、Ethernet。它们各有各的特点,但底层原理是相通的。

PCIe

PCIe是芯片间互连的王者。从Gen1的2.5GT/s,到Gen5的32GT/s,再到Gen6的64GT/s,速度翻了好几番。

PCIe的特点:

  • 差分对传输:每个lane是一对差分信号,抗共模干扰能力强。
  • 内嵌时钟:时钟信息编码在数据中,接收端用CDR恢复时钟。
  • 链路训练:上电后自动进行速率协商和均衡参数调整。

我个人觉得,PCIe调试的难点在于链路训练。如果训练失败,根本进不了数据传输阶段。我遇到过好几次,板子layout没问题,但就是训练不过。最后发现是参考时钟的抖动太大,导致CDR锁不住。

USB

USB是通用性最强的接口。从USB 2.0的480Mbps,到USB 3.2的20Gbps,再到USB4的40Gbps,覆盖了从低速到超高速的全范围。

USB的特点:

  • 热插拔:支持带电插拔,对ESD保护要求高。
  • 电源管理:有专门的电源协商机制。
  • 兼容性:向下兼容,但高速模式需要额外的信号完整性保障。

我记得有一次调试USB 3.0,发现插上某些U盘就掉速。用示波器一看,发现是接收端的均衡参数没调好。USB 3.0的接收端有CTLE和DFE,参数不对,高频信号就衰减得太厉害。

Ethernet

Ethernet是网络通信的基石。从10M到400G,甚至800G,Ethernet一直在演进。

Ethernet的特点:

  • 长距离传输:通过电缆或光纤,可以传几十米甚至上百公里。
  • 复杂的均衡技术:因为信道损耗大,需要多级均衡(FFE + CTLE + DFE)。
  • 严格的规范:IEEE标准对发射机、信道、接收机都有详细要求。

做Ethernet调试,我最头疼的是信道损耗。100G的PAM4信号,对信道的插损和回损要求极高。我曾经在一个项目中,背板走线长了2英寸,结果眼图完全闭合。最后只能换低损耗板材,才勉强通过。

知识体系总览

下面这张图,是我对高速链路知识体系的总结。你可以把它当作一张地图,后面每一章都会对应到图中的某个部分。

高速链路知识体系 三大核心指标 眼图 · 抖动 · 误码率 常见接口标准 PCIe · USB · Ethernet 物理层组成 TX · 信道 · RX 调试工具 示波器 · 误码仪 TDR · 频谱仪 仿真工具 关键技术 阻抗匹配 · 均衡 预加重 · 去加重 CDR · 时钟恢复 设计方法 叠层设计 · 走线 去耦 · 隔离 仿真验证 核心目标:在预算内实现可靠的比特传输 眼图睁开 → 抖动可控 → 误码率达标

这张图把高速链路的核心内容分成了三大块:核心指标(眼图、抖动、误码率)、接口标准(PCIe、USB、Ethernet)、物理层组成(TX、信道、RX)。下面还有调试工具、关键技术和设计方法。后面每一章,我都会围绕这张图展开。

好了,第一章就到这里。记住一句话:高速链路设计,不是把芯片连起来就完事了,而是要让信号在信道中跑得又快又稳


公众号:蓝海资料掘金营,微信deep3321