第4章：链路基础——PCB设计对高速链路的影响
各位工程师朋友，大家好。今天我们来聊聊高速链路的基础——PCB设计。说实话，很多刚入行的朋友总觉得FPGA逻辑写好了就万事大吉，PCB嘛，交给Layout工程师就行了。我年轻时也这么想，直到有一次项目调试，眼图死活睁不开，折腾了两周才发现是过孔残桩的问题。从那以后，我再也不敢轻视PCB设计对高速链路的影响了。
4.1 阻抗控制——链路的“血管”要通畅
高速信号在PCB上传输，说白了就是电磁波在介质中传播。如果传输路径的阻抗不连续，信号就会反射，就像水管突然变细，水会溅出来一样。
阻抗控制的核心要点：
- 单端阻抗：通常50Ω，这是业界标准。我个人习惯用50Ω，因为大多数测试设备都是50Ω的。
- 差分阻抗：通常100Ω，用于LVDS、SerDes等高速接口。
- 影响因素：线宽、线距、介质厚度、铜箔厚度、介电常数。
重要提示：阻抗控制不是“差不多就行”。我见过一个项目，阻抗设计目标是50Ω，实际做出来只有42Ω，结果信号反射严重，误码率直接飙升到10^-4。记住，高速链路对阻抗偏差的要求通常是±10%，有些严苛的设计甚至要求±5%。
4.2 过孔残桩——隐藏的信号杀手
过孔残桩是什么？就是过孔从信号层打到内层后，多余的那段铜柱。它就像一个开路短截线，会在特定频率产生谐振，吃掉你的信号能量。
残桩的影响有多大？
- 残桩长度每增加1mm，谐振频率就降低约15GHz（FR4材料）。
- 10Gbps以上的信号，残桩超过0.5mm就会明显影响眼图。
- 谐振频率处的插入损耗可能增加3-5dB。
我的经验：我曾经在一个25Gbps的项目中，发现眼图在某个频点突然塌陷。排查了三天，最后用TDR（时域反射计）一测，发现是过孔残桩太长。解决方案很简单——改用背钻工艺，把残桩钻掉。眼图立马就恢复了。所以，高速设计中，背钻不是可选项，而是必选项。
4.3 串扰——隔壁邻居的“噪音”
串扰就是信号线之间的电磁耦合。你想想看，两条线挨得那么近，一条线上信号跳变，另一条线肯定会被“感应”到。串扰分为近端串扰（NEXT）和远端串扰（FEXT）。
降低串扰的常用方法：
- 增大线间距：3W原则（线间距≥3倍线宽）是基本要求，5W更安全。
- 加屏蔽地线：在敏感信号两侧加地线，可以有效隔离。
- 减少平行走线长度：平行走线越长，串扰越大。
- 层间正交布线：相邻层走线方向垂直，可以减少层间串扰。
注意：串扰不是只影响相邻信号。我遇到过一种情况，时钟信号和高速数据线隔了3层，结果还是被串扰了。原因是参考平面不完整，回流路径绕了个大圈，产生了共模噪声。所以，完整的参考平面比什么都重要。
4.4 损耗——信号在“减肥”
信号在PCB上传输，能量会逐渐衰减。损耗主要来自两方面：
- 导体损耗：铜箔的电阻损耗，频率越高，趋肤效应越明显，损耗越大。
- 介质损耗：PCB板材的介电损耗，用损耗角正切（Df）来衡量。
不同材料的损耗对比：
| 材料类型 | 介电常数（Dk） | 损耗角正切（Df） | 适用速率 | 成本 |
|---|---|---|---|---|
| FR4（普通） | 4.2-4.5 | 0.02 | < 3Gbps | 低 |
| FR4（高TG） | 4.2-4.5 | 0.015 | < 6Gbps | 中 |
| MEGTRON 6 | 3.7 | 0.002 | < 28Gbps | 高 |
| Rogers 4350B | 3.48 | 0.0037 | < 40Gbps | 很高 |
避坑指南：我曾经在一个10Gbps的项目中，为了省钱用了普通FR4。结果信号传输距离超过10英寸后，眼图完全闭合。后来换成了MEGTRON 6，同样的走线长度，眼图非常漂亮。所以，选板材时一定要根据信号速率和传输距离来算损耗预算，别省那点钱。
4.5 层叠设计与材料选择
层叠设计是PCB设计的“骨架”。一个好的层叠结构，可以解决很多信号完整性问题。
层叠设计的基本原则：
- 信号层与参考平面紧耦合：信号层和相邻的参考平面距离要小（通常3-5mil），这样可以减少辐射和串扰。
- 对称结构：层叠要对称，防止PCB翘曲。
- 电源和地平面紧耦合：电源层和地层距离要小，形成低阻抗的电源分配网络。
- 高速信号走内层：内层信号有上下两个参考平面，屏蔽效果好。
一个典型的8层层叠示例：
Layer 1: 顶层信号（微带线）
Layer 2: 地层（GND）
Layer 3: 内层信号（带状线）
Layer 4: 电源层（VCC）
Layer 5: 地层（GND）
Layer 6: 内层信号（带状线）
Layer 7: 地层（GND）
Layer 8: 底层信号（微带线）材料选择建议：
- 低速设计（< 1Gbps）：普通FR4就够了，别浪费钱。
- 中速设计（1-6Gbps）：高TG FR4，或者低损耗FR4。
- 高速设计（6-28Gbps）：MEGTRON 6、Rogers 4350B等低损耗材料。
- 超高速设计（> 28Gbps）：Rogers 3000系列、PTFE等超低损耗材料。
我的习惯：选材料时，我通常会先算一下损耗预算。比如10Gbps信号，走线长度10英寸，用FR4的损耗大约是2dB/inch，总损耗20dB，这基本没法用。而用MEGTRON 6，损耗只有0.5dB/inch，总损耗5dB，完全在可接受范围内。所以，算一算再选，心里有底。
4.6 知识体系结构图
下面这张图总结了本章的核心知识点，方便大家快速回顾：
好了，以上就是本章的全部内容。PCB设计对高速链路的影响，说白了就是四个字——阻抗、残桩、串扰、损耗。每个点都值得你花时间去深入理解。记住，高速设计不是玄学，是可以用数学和物理算清楚的。下次遇到眼图问题，先别急着改代码，看看PCB设计有没有问题。