一、信号完整性概述
各位同学，今天咱们来聊聊信号完整性。说实话，我刚入行那会儿，觉得这玩意儿挺玄乎的——不就是把信号从A点传到B点吗？能有多复杂？
直到有一次，我调试一块高速板，眼图怎么都打不开。折腾了三天，最后发现是走线拐角处的一个过孔惹的祸。嗯，从那以后，我再也不敢小看信号完整性了。
1.1 什么是信号完整性
信号完整性，英文叫Signal Integrity，简称SI。说白了，就是信号在传输过程中能不能保持它该有的样子。
你想想看，我们在PCB上走一条线，目的是让驱动端的信号完好无损地到达接收端。但现实很骨感——信号会变形、会延迟、会串扰，甚至会出现逻辑错误。
信号完整性的核心目标：
- 保证信号在正确的时间到达
- 保证信号到达时幅度正确
- 保证信号波形质量良好
我个人的理解是：信号完整性就是信号在传输过程中的"保真度"。就像你打电话，对方听不清你说什么，那就是信号完整性出了问题。
1.2 信号完整性的重要性
为什么我们要花大把时间研究SI？因为现在的芯片越来越快，电压越来越低。
我记得十年前做DDR2设计，时钟才200MHz，随便布布线都能跑。现在呢？DDR5动不动就6400MHz，电压从2.5V降到了1.1V。信号裕量越来越小，稍不注意就翻车。
| 时代 | 典型频率 | 信号电压 | SI设计难度 |
|---|---|---|---|
| 2000年代 | 100-200 MHz | 3.3V / 2.5V | 低 |
| 2010年代 | 800-1600 MHz | 1.8V / 1.5V | 中 |
| 2020年代 | 3200-6400 MHz | 1.2V / 1.1V | 高 |
信号完整性出问题，后果很严重：
- 系统不稳定——时好时坏，找bug找到怀疑人生
- EMI超标——过不了认证，产品没法上市
- 功耗增加——信号反射导致额外功耗
- 误码率上升——数据传着传着就错了
避坑指南：我曾经在一个项目中，因为忽略了信号完整性问题，导致第一批样板全部报废。50块板子，只有3块能正常工作。从那以后，我养成了"先仿真、后布线"的习惯。
1.3 影响信号完整性的主要因素
影响信号完整性的因素很多，我总结为四大类：
1.3.1 反射
反射是SI问题中最常见的。为什么会发生反射？因为阻抗不连续。
你想象一下，信号在走线上跑，就像水流在管道里流。管道粗细突然变了，水就会反弹回来。信号也一样——遇到阻抗变化点，一部分能量会反射回来。
常见的阻抗不连续点：
- 走线拐角
- 过孔
- 连接器
- 分支结构
- 走线宽度变化
1.3.2 串扰
串扰就是信号之间的"互相干扰"。两条走线靠得太近，一条线上的信号会耦合到另一条线上。
我遇到过最夸张的一次，一条时钟线的串扰直接让旁边的数据线产生了误触发。排查了整整两天，最后发现是两条线平行走了5英寸，间距只有3mil。
经验之谈：我个人习惯，高速信号之间至少保持3倍线宽的间距。如果空间允许，5倍更好。别为了省那一点点空间给自己挖坑。
1.3.3 电源完整性
很多人只关注信号走线，忽略了电源。其实电源噪声对信号质量的影响非常大。
你想想看，如果芯片的供电电压在波动，它输出的信号能稳定吗？电源纹波会直接耦合到信号上，导致眼图闭合。
1.3.4 损耗
信号在传输过程中会衰减。频率越高，衰减越严重。这就是为什么高频信号走不了太远的原因。
损耗主要来自：
- 导体损耗——铜箔的电阻
- 介质损耗——PCB板材的吸收
- 辐射损耗——信号向外辐射能量
这张图把信号完整性的影响因素梳理得很清楚。反射、串扰、电源完整性、损耗，这四大因素相互关联，有时候一个问题会引发另一个问题。
核心要点：
- 信号完整性是高速设计的"命门"
- 频率越高、电压越低，SI问题越突出
- 四大因素要综合考虑，不能只盯着一个
- 前期仿真比后期改板子省时省力
好了，这一章的内容就到这里。信号完整性是个系统工程，后面我们会逐一深入讲解每个因素。记住一句话：好的SI设计，是从原理图阶段就开始的。