第二章：传输线理论——信号完整性的基石
各位工程师朋友，大家好。今天我们来聊聊传输线理论。说实话，这是整个信号完整性分析里最基础、也最容易被忽视的部分。我见过太多工程师，上来就调端接、改叠层，结果问题出在连传输线的基本概念都没搞清。嗯，咱们今天就把这块硬骨头啃下来。
核心观点：当信号上升时间小于传输线延迟的2倍时，PCB走线就不能再当作普通导线看待了。它是一条传输线。
2.1 传输线的基本概念
什么叫传输线？说白了，就是由两条导体构成的信号通路。一条是信号路径，一条是返回路径。两者缺一不可。
我刚开始做高速设计时，总觉得地就是地，随便接个过孔就行。结果有一次调试DDR3，眼图怎么都打不开。后来发现，是返回路径被一个狭缝割断了。你想想看，信号跑过去，电流回不来，这不就出事了？
传输线的两个关键特征：
- 分布参数效应：在高频下，导线的电阻、电感、电容是沿长度分布的，不是集中在一个点上
- 有限传播速度：信号在PCB中的传播速度大约是光速的40%-70%，具体取决于介质材料
这里有个经验公式，我个人习惯记在笔记本上：
传播速度 v = c / √εr
其中 c = 3×10^8 m/s（光速）
εr 是介质的相对介电常数
对于FR4，εr ≈ 4.2，所以 v ≈ 1.46×10^8 m/s
换算成延迟：约 6.8 ps/mm 或 170 ps/inch小技巧：判断是否需要按传输线处理，可以用这个规则——如果走线长度大于信号上升时间对应的空间长度的1/6，就必须考虑传输线效应。举个例子，1ns上升沿的信号，空间长度约15cm，那么超过2.5cm的走线就要当传输线处理。
2.2 特性阻抗——传输线的灵魂参数
特性阻抗，符号Z₀，单位欧姆。这是传输线最重要的参数，没有之一。
特性阻抗的定义是：在传输线上，行波电压与行波电流的比值。注意，它只取决于传输线的几何结构和材料特性，与线长无关。
对于微带线（外层走线），特性阻抗的近似公式：
Z₀ ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))
其中：
h = 介质厚度
w = 线宽
t = 铜箔厚度对于带状线（内层走线），公式略有不同：
Z₀ ≈ 60 / √εr × ln(4h / (0.67πw × (0.8 + t/w)))说实话，这些公式我很少手算。现在的叠层工具和场求解器都很成熟。但理解公式背后的物理意义很重要——线宽越宽，阻抗越低；介质越厚，阻抗越高。
我曾经踩过的坑：有一次设计10Gbps的SerDes通道，仿真时阻抗控制得很好，50Ω±5%。结果打样回来测试，阻抗只有42Ω。查了半天，发现是PCB厂把介质厚度压薄了。从那以后，我每次发板前都会和PCB厂确认叠层参数，并要求做阻抗测试条。
2.3 反射与匹配——信号完整性的核心问题
信号在传输线上跑，遇到阻抗不连续的地方，就会发生反射。反射系数Γ定义为：
Γ = (Z_load - Z₀) / (Z_load + Z₀)
其中：
Z_load = 负载阻抗
Z₀ = 传输线特性阻抗反射系数Γ的取值范围是-1到1：
- Γ = 0：完美匹配，无反射（理想情况）
- Γ = 1：开路，全反射（同相）
- Γ = -1：短路，全反射（反相）
反射会导致什么问题？过冲、下冲、振铃、台阶——这些都是信号质量杀手。
我给大家画个图，看看反射是怎么产生的：
解决反射问题，核心就是做阻抗匹配。常用的匹配方式有：
| 匹配方式 | 拓扑结构 | 适用场景 | 优缺点 |
|---|---|---|---|
| 源端串联匹配 | 靠近驱动端串电阻 | 点对点时钟、单端信号 | 功耗低，但只能吸收一次反射 |
| 末端并联匹配 | 靠近接收端对地/对电源接电阻 | 高速总线、DDR | 效果好，但静态功耗大 |
| AC匹配 | 串联电容+并联电阻 | 需要隔直流的场景 | 无直流功耗，但占用面积大 |
| 戴维南匹配 | 上拉+下拉电阻分压 | 差分信号、HSTL | 提供参考电压，但功耗翻倍 |
我的经验：对于大多数单端信号，源端串联匹配是最实用的方案。电阻值取Z₀减去驱动端输出阻抗。比如驱动端输出阻抗20Ω，走线50Ω，就串33Ω（取标称值）。这样信号到末端反射回来，在源端被吸收，一次搞定。
2.4 时域反射计(TDR)原理——工程师的"眼睛"
TDR，全称Time Domain Reflectometry。说白了，就是往传输线里发射一个快速上升沿的脉冲，然后看反射回来的信号长什么样。
原理很简单：
- TDR仪器发出一个阶跃信号（上升时间通常20-35ps）
- 信号沿传输线传播
- 遇到阻抗变化点，部分信号反射回来
- 仪器测量反射波的幅度和时间
- 根据反射系数反推出阻抗变化的位置和大小
TDR的测量结果通常显示为阻抗-时间（或阻抗-距离）曲线。我给大家画个典型的TDR波形：
从这个波形你能读出什么信息？
- 前100ps：探头和连接器的阻抗偏低（约45Ω）
- 120ps处：连接器引入的感性突变（阻抗上冲）
- 250ps处：过孔导致的容性突变（阻抗下凹）
- 350ps处：某段走线阻抗偏低（可能是线宽偏大或介质偏薄）
- 450ps处：接收端开路（阻抗飙升到无穷大）
注意：TDR的分辨率取决于上升时间。上升时间越短，能分辨的缺陷越小。35ps的TDR可以分辨约5mm的阻抗不连续。如果被测对象更短，就需要更快的TDR。但更快的TDR也更贵——这是工程中的现实权衡。
我记得有一次帮客户调试一款25Gbps的光模块。眼图总是闭合，但仿真结果没问题。用TDR一测，发现柔性PCB和硬板连接处有个2mm的stub，阻抗从50Ω掉到了35Ω。去掉这个stub后，眼图立马打开了。你看，TDR就是工程师的"X光机"，能让你看到PCB内部的问题。
2.5 知识体系总览
最后，我把这一章的核心逻辑画成一张图，方便大家理解：
这张图把传输线理论的四个核心模块串起来了。基本概念是基础，特性阻抗是核心参数，反射与匹配是应用方法，TDR是验证手段。四者缺一不可。
好了，这一章的内容就到这里。传输线理论是信号完整性分析的根基，理解透了，后面的串扰、电源完整性、EMC等问题都会迎刃而解。下次遇到信号质量问题，先别急着调端接，回头看看你的传输线设计是否合理——这往往能省下你大量调试时间。
公众号:蓝海资料掘金营，微信deep3321