2. 热载流子注入的物理模型：幸运电子模型、沟道热载流子注入、衬底热载流子注入

聊到热载流子注入，咱们得先搞清楚一个核心问题：这些高能载流子到底是怎么来的？ 说白了，就是沟道里的电子或空穴，被强电场加速后获得了足够高的能量，然后翻越了 Si-SiO₂ 界面的势垒，一头扎进栅氧化层里。这个过程，我们通常用三个物理模型来描述。

我个人习惯把这三种模型看作「三代同堂」——它们不是互相替代的关系，而是针对不同器件结构、不同偏置条件下的不同表现。你想想看，一个 0.18μm 的老工艺和一个 7nm 的 FinFET，它们的 HCI 机制能一样吗？嗯，肯定不一样。

2.1 幸运电子模型 (Lucky Electron Model)

这个模型是 HCI 研究的「老祖宗」。我记得刚入行那会儿，前辈们讲 HCI 必提这个模型。它的核心思想很简单：电子在沟道里被电场加速，通过一系列「幸运」的散射事件，最终获得足够高的能量。

为什么会叫「幸运」？因为电子在运动过程中，会不断跟晶格碰撞（散射），每次碰撞都会损失能量。只有那些在最后一次碰撞后、在到达界面之前没有再发生能量损失散射的电子，才有机会注入到氧化层里。这些电子，就是「幸运电子」。

I_sub ≈ I_ds * exp(-Φ_b / (q * λ * E_m))

其中：
  I_sub  = 衬底电流（HCI 的间接表征量）
  I_ds   = 漏源电流
  Φ_b    = Si-SiO₂ 界面势垒（约 3.1 eV 对于电子）
  λ      = 电子的平均自由程
  E_m    = 沟道最大电场强度（通常在漏端附近）

这个模型最大的贡献，是建立了 衬底电流 I_sub 与器件退化之间的直接关联。我在项目中遇到过好几次，工程师们只看 I_ds 的变化，却忽略了 I_sub 的监测。其实，I_sub 才是 HCI 退化的「晴雨表」。

2.2 沟道热载流子注入 (Channel Hot Carrier Injection, CHCI)

这是最经典、也是我们最常说的 HCI 机制。它发生在 饱和区，也就是 V_gs ≈ V_ds/2 的时候。为什么是这个偏置条件？

你想想看，当 V_gs 比较低时，沟道反型层很弱，电子浓度低，碰撞电离产生的电子-空穴对也少。当 V_gs 接近 V_ds/2 时，沟道电场最强，而且沟道电流也足够大，这时候碰撞电离最剧烈，产生的热载流子最多。

CHCI 的特点很鲜明：

• 注入位置： 集中在漏端附近的耗尽区
• 损伤类型： 主要是界面态 (N_it) 的产生，其次是氧化层陷阱电荷
• 退化表现： 线性区电流 (I_dlin) 退化最明显，饱和区电流 (I_dsat) 退化相对较小
• 最坏偏置： V_gs ≈ V_ds/2（对于 NMOS）

2.3 衬底热载流子注入 (Substrate Hot Carrier Injection, SHCI)

这个模型跟 CHCI 不同，它的载流子来源不是沟道电流，而是 衬底。嗯，你没听错，是衬底里的少数载流子被电场加速后注入到氧化层里。

SHCI 发生的条件比较特殊：

• 衬底偏置 (V_bs) 为负值（对于 NMOS），在衬底中形成耗尽层电场
• 衬底中的电子（少数载流子）被这个电场加速，获得能量
• 当能量足够高时，电子可以越过 Si-SiO₂ 势垒，注入到栅氧化层中

你可能会问：衬底里哪来的电子？ 来源主要有三个：

1. 衬底热产生（本征载流子）
2. 来自源/漏结的反向漏电流
3. 来自沟道碰撞电离产生的电子-空穴对（空穴被扫入衬底，电子留在沟道）

SHCI 在常规的 CMOS 电路中并不常见，因为大多数时候衬底是接地的。但在某些特殊应用中，比如 高压器件、浮空衬底、SOI 器件，SHCI 就可能成为主要的退化机制。

我个人在做可靠性仿真时，一般会这样处理：对于标准数字电路，重点看 CHCI；对于模拟/RF 电路，特别是那些有衬底偏置的模块，一定要把 SHCI 也加进去评估。 有一次我在评估一个电荷泵电路时，发现 CHCI 仿真结果完全正常，但实际测试退化很严重。后来排查发现，是电荷泵的衬底电位在开关过程中产生了负偏，触发了 SHCI 机制。

2.4 三种模型的统一视角

说了这么多，其实这三种模型背后有一个共同的物理本质：载流子获得足够能量 → 越过界面势垒 → 注入氧化层 → 产生损伤。区别只在于「能量从哪里来」以及「载流子从哪里来」。

为了帮你更直观地理解，我画了一张图：