4、漏电机理分析：反向饱和电流、产生复合电流、表面漏电与沟道漏电
各位做功率器件的朋友，咱们今天聊聊漏电。说实话，漏电这东西，我当年刚入行时觉得它就是个「小毛病」——不就是关断时流过去一点点电流嘛，能有多大影响？直到有一次，我设计的一个600V超结MOSFET，常温下测漏电只有1μA，结果高温下一测，直接飙到500μA以上，整机功耗全砸在漏电上了。从那以后，我对漏电的敬畏心就上来了。
PN结的反向漏电，说白了就是器件在反向偏压下「关不严」的那部分电流。它不像正向导通电流那样「光明正大」，而是偷偷摸摸地流过去。但你别小看它，高温下漏电会指数级增长，最终可能导致热失控。今天咱们就把漏电的四个主要来源掰开揉碎了讲清楚。
4.1 反向饱和电流——理想PN结的「理论漏电」
先讲最基础的。反向饱和电流 Is 是理想PN结在反向偏压下的漏电。它由少子扩散决定——P区的电子扩散到耗尽区边缘，被电场扫到N区；N区的空穴同理。这部分电流与电压无关（饱和了嘛），只与温度强相关。
公式长这样：
I_s = A * q * (D_p * p_n0 / L_p + D_n * n_p0 / L_n)其中：
- A 是结面积
- D_p、D_n 是空穴和电子的扩散系数
- p_n0、n_p0 是平衡少子浓度
- L_p、L_n 是扩散长度
嗯，这里要注意：反向饱和电流对温度极其敏感。温度每升高10°C，Is 大约翻一倍。为什么？因为本征载流子浓度 ni 随温度指数增长，而少子浓度正比于 ni²。你想想看，从25°C升到125°C，漏电能涨上千倍。
4.2 产生复合电流——耗尽区的「陷阱帮凶」
理想PN结里，我们假设耗尽区没有缺陷。但现实中的硅片总有杂质、位错、界面态。这些缺陷在禁带中引入能级，成为载流子的产生-复合中心。
反向偏压下，耗尽区变宽，陷阱能级不断「产生」电子-空穴对，然后被电场扫走。这部分电流叫产生电流 Igen。它和耗尽区宽度 W 成正比：
I_gen = q * n_i * W * A / (2 * τ)τ 是少子寿命。寿命越短，产生电流越大。我在项目中遇到过一批快恢复二极管，反向恢复时间做得特别短，结果漏电超标。一查，原来是少子寿命控制过度了——寿命压得太低，产生电流反而上去了。这就是典型的「顾此失彼」。
产生复合电流和反向饱和电流的区别：
| 特性 | 反向饱和电流 Is | 产生复合电流 Igen |
|---|---|---|
| 来源 | 中性区少子扩散 | 耗尽区陷阱产生 |
| 与电压关系 | 饱和（与VR无关） | 随VR增大（W增大） |
| 与温度关系 | ∝ ni² | ∝ ni |
| 主导区域 | 高温、高寿命 | 中低温、低寿命 |
说白了，室温下你测到的漏电，大部分是产生复合电流。高温下，反向饱和电流才逐渐占主导。
4.3 表面漏电——芯片表面的「隐形通道」
这部分我最头疼。表面漏电不是PN结本身的问题，而是芯片表面状态导致的。你在SiO₂/Si界面，总会有固定电荷、可动离子、界面态。这些东西会在表面形成反型层或积累层，相当于给PN结并联了一个电阻。
常见的表面漏电机理：
- 可动离子污染： Na⁺、K⁺ 等碱金属离子在氧化层中移动，改变表面电势。我曾经遇到过一批器件，做完高温反偏（HTRB）测试后漏电全超标，拆开一看，氧化层里钠离子浓度超标了10倍。
- 表面反型层： 氧化层正电荷过多，在P型表面感应出N型反型层，形成漏电沟道。
- 水汽吸附： 封装不好时，水汽在表面形成导电膜。这在高湿环境下尤其明显。
4.4 沟道漏电——场板与终端结构的「副作用」
沟道漏电，严格来说属于表面漏电的一种特例。它特指由于场板、场氧、终端结构设计不当，在半导体表面形成的导电沟道。
举个例子：高压功率器件常用场板来降低表面电场。但如果场板下面的氧化层太薄，或者场板电压设置不当，就会在半导体表面感应出反型层，形成从P⁺区到N⁻区的漏电路径。
我记得有一次调试一个1200V IGBT，关态漏电总是偏大。反复查了工艺和版图，最后发现是场板延伸太长，在N-drift区表面感应出了P型沟道。把场板长度缩短20μm，漏电立刻降下来了。
沟道漏电的几个关键影响因素：
- 氧化层厚度： 太薄容易感应出沟道，太厚则场板效果变差
- 界面电荷密度： 正电荷越多，越容易在P型表面形成N沟道
- 终端结构设计： 场限环、结终端扩展（JTE）等结构设计不当，会在表面形成高电场区，诱发沟道
4.5 知识体系总览
下面这张图把漏电的四个来源和它们的关系梳理清楚了。我建议你保存下来，做仿真分析时对照着看：
4.6 仿真中的漏电分析策略
最后聊聊实操。做漏电仿真时，我一般分三步走：
- 先跑理想模型： 不加任何陷阱、表面态，看反向饱和电流和产生复合电流的理论值。这步能帮你确认掺杂和寿命设计是否合理。
- 再引入缺陷： 在耗尽区加SRH复合模型，设一个合理的少子寿命（比如1μs~10μs）。看产生电流是否超标。
- 最后加表面态： 在Si/SiO₂界面加固定电荷和界面态。这步最花时间，但也是最贴近实际的。
好了，关于漏电机理就讲到这里。记住一句话：漏电不是单一机制，它是四个「坏蛋」合伙作案。你只有把每个坏蛋都揪出来，才能做出真正低漏电、高可靠的功率器件。