1、芯片行业全景概览
各位同学，咱们今天聊聊芯片行业的全貌。说实话，我刚入行那会儿，也被这复杂的产业链搞得晕头转向。但搞懂这个，是咱们做报价和谈判的基础。你想想看，连对方是干什么的都不清楚，怎么谈价格？
1.1 芯片产业链：设计、制造、封测
芯片从无到有，大致分三步走：设计、制造、封测。这三步，说白了就是“画图”、“盖楼”、“装修验收”。
- 设计（Design）：用EDA工具画电路图，把几十亿个晶体管塞进指甲盖大小的芯片里。我见过不少初创公司，设计团队十几个人，愣是搞出了AI芯片，但流片一次几百万美金，压力巨大。
- 制造（Manufacturing）：把设计好的版图，通过光刻、刻蚀等工艺，在硅片上做出来。这步最烧钱，一条先进产线动辄上百亿美金。
- 封测（Packaging & Testing）：把做好的晶圆切割成小片，封装起来，再测试好坏。嗯，这里要注意，封装成本有时候能占到芯片总成本的30%以上，别小看它。
核心逻辑： 设计是“0到1”，制造是“1到100”，封测是“100到合格品”。任何一个环节出问题，芯片都白做。
1.2 主要玩家：IDM、Fabless、Foundry
行业里主要有三类公司，它们的商业模式完全不同。我建议你记住它们的区别，因为报价策略会因此天差地别。
| 类型 | 全称 | 做什么 | 代表公司 | 特点 |
|---|---|---|---|---|
| IDM | Integrated Device Manufacturer | 设计+制造+封测全包 | Intel、三星、TI | 重资产，技术壁垒高，自己说了算 |
| Fabless | 无晶圆厂设计公司 | 只做设计，不碰制造 | 高通、英伟达、华为海思 | 轻资产，专注创新，但受制于Foundry |
| Foundry | 晶圆代工厂 | 只做制造，不碰设计 | 台积电、中芯国际、华虹 | 靠工艺吃饭，产能是王道 |
我个人习惯，跟Fabless谈价格时，重点聊NRE和流片成本；跟IDM谈，则要关注他们的内部产能利用率。为什么？因为IDM自己也有工厂，他们对外采购往往是“补缺”，量不大但要求急。
1.3 行业术语：Wafer、Die、Yield、NRE、MPW、Mask
这些术语是咱们吃饭的家伙，不懂这些，报价单都看不懂。我一个个说。
Wafer（晶圆）
就是那个圆圆的硅片。常见尺寸有6寸、8寸、12寸。12寸晶圆面积大，能切出更多芯片，成本更低。但也不是越大越好，良率跟不上就白搭。
Die（裸片）
从晶圆上切下来的小方块，每个小方块就是一个Die。Die的大小直接决定了晶圆能切出多少颗芯片。我在项目中遇到过，客户为了省成本，把Die尺寸缩小了0.5mm，结果良率掉了10%，得不偿失。
Yield（良率）
良率就是“做出来的好芯片占总芯片的比例”。90%的良率和99%的良率，成本差一大截。报价时，如果对方良率低，单价就得高，否则亏本。
避坑指南： 我曾经见过一家公司，报价时按95%良率算，结果实际量产只有80%。最后赔得底裤都没了。所以，报价时一定要留出良率波动的空间。
NRE（非 recurring engineering，一次性工程费用）
就是“开模费”、“研发费”。比如你找Foundry流片，光刻掩模版的钱就是NRE。NRE通常几十万到几百万美金不等。小公司往往被NRE压垮，所以MPW（多项目晶圆）就派上用场了。
MPW（多项目晶圆）
把多个不同公司的设计拼到同一张掩模版上，一起流片，成本分摊。MPW适合小批量验证，但缺点是周期长，因为要等所有项目都准备好。
Mask（掩模版）
光刻用的“底片”。工艺越先进，Mask层数越多。28nm工艺大概40-50层，7nm工艺可能超过80层。每层Mask都要钱，所以先进工艺的NRE特别贵。
注意： Mask成本是NRE的大头。我曾经帮客户算过一笔账，7nm流片一次，Mask费用就超过300万美金。所以，除非你量很大，否则别轻易碰先进工艺。
1.4 知识体系框架图
下面这张图，把咱们刚才讲的内容串起来了。你可以把它当作一张“芯片行业地图”，以后谈客户时，心里就有谱了。
这张图把产业链、玩家、术语串在了一起。你想想看，当你跟一个Fabless客户谈MPW报价时，你至少要知道：他省了Mask钱，但Die面积和良率才是他真正的成本痛点。
一句话总结： 芯片行业就是“设计画图、制造盖楼、封测验收”，玩家各司其职，术语是沟通的“黑话”。搞懂这些，你才算入了门。