3. EMI传播路径与耦合机制：共模与差模噪声路径、寄生电容耦合、PCB走线电感影响、接地回路

各位工程师朋友，咱们今天聊聊EMI的传播路径。说实话，很多人在设计LLC时，把精力全放在谐振参数上，结果样机一测EMI，傻眼了。为什么？因为你没搞懂噪声是怎么跑出去的。

我个人习惯，在画PCB之前，先把噪声路径在脑子里过一遍。这就像打仗前先看地图——你知道敌人可能从哪来，才能在哪设防。

3.1 共模噪声与差模噪声：两种“敌人”

EMI噪声分两种：差模噪声和共模噪声。说白了，差模是“线对线”的干扰，共模是“线对地”的干扰。

差模噪声：电流从火线流出，经负载，从零线流回。它走的是正常供电回路。在LLC里，输入电流的纹波、开关管的开关动作，都会产生差模噪声。频率一般在几百kHz到几MHz。

共模噪声：电流从火线或零线流出，经寄生电容流向大地，再回到源端。它不走正常回路，而是“抄近道”通过寄生参数。频率高，几MHz到几十MHz。我遇到过最头疼的EMI问题，十有八九是共模噪声搞的鬼。

3.2 寄生电容耦合：看不见的“天线”

LLC里寄生电容无处不在。MOSFET的漏极对地、变压器原副边之间、PCB走线之间……这些寄生电容，就是共模噪声的“高速公路”。

为什么会这样？你想想看，开关管在硬开关或软开关过程中，漏极电压快速跳变（dV/dt）。这个跳变电压，通过寄生电容C_p，就会产生位移电流：

I_cm = C_p × dV/dt

这个电流就是共模噪声的源头。dV/dt越大，噪声越大。LLC虽然实现了ZVS，但死区时间内的电压变化率依然不小。

我记得有一次，一个客户的产品在30MHz附近超标。查了半天，发现是变压器原副边之间的寄生电容太大。原边的高压跳变直接耦合到副边，再通过输出线缆辐射出去。后来我们在绕组之间加了一层屏蔽铜箔，问题就解决了。

3.3 PCB走线电感影响：高频下的“隐形电阻”

低频时，PCB走线就是一根导线。高频时，它变成了电感。走线电感L_trace与频率成正比，阻抗Z = 2πfL。频率一高，阻抗就大。

这个电感会带来两个问题：

• 增加电压尖峰：开关管关断时，电流突变，走线电感上产生感应电压，叠加在开关管两端，增加电压应力。
• 形成谐振回路：走线电感与寄生电容可能形成谐振，放大特定频率的噪声。

我个人的经验是：功率回路（特别是高频电流回路）的走线，能短就短，能宽就宽。比如LLC的半桥中点、谐振电感、变压器原边的连接，走线长度控制在10mm以内，宽度至少2mm。这不是吹毛求疵，是血的教训换来的。

3.4 接地回路：噪声的“公共厕所”

接地，是所有EMI问题的终点。但接地没做好，就成了噪声的“公共厕所”——谁都可以来，谁都可以走。

接地回路的核心问题有两个：

1. 地阻抗：地线不是零阻抗。高频下，地线的阻抗（电阻+电感）会产生电压降。这个电压降就是共模噪声的驱动源。
2. 地环路：多个接地点之间形成环路，环路面积越大，接收和辐射噪声的能力越强。

我曾经在一个项目中，把功率地和信号地直接连在一起，结果控制芯片频频误动作。后来用了一个0Ω电阻或磁珠做单点连接，把功率地上的噪声隔离在信号地之外，问题就解决了。

接地设计的原则：

• 单点接地：低频电路（<1MHz）用单点接地，避免地环路。
• 多点接地：高频电路（>10MHz）用多点接地，降低地阻抗。
• 混合接地：LLC这种宽频带电路，通常用混合接地——低频部分单点，高频部分多点。

3.5 知识体系总览

下面这张图，是我梳理的EMI传播路径与耦合机制的核心逻辑。你可以把它当作一张“作战地图”。

3.6 实战总结

好了，咱们把这一章的核心点捋一捋：

• 差模噪声：走L-N回路，低频为主。用X电容和差模电感搞定。
• 共模噪声：走L/N-PE回路，高频为主。用Y电容和共模电感搞定。
• 寄生电容：是共模噪声的“桥梁”。变压器加屏蔽、MOSFET散热器接地，都能减少耦合。
• 走线电感：高频下不能忽略。缩短走线、加宽线宽、减少过孔，是基本操作。
• 接地回路：单点接地还是多点接地，看频率。LLC这种宽频带电路，混合接地最靠谱。

我个人习惯，在设计阶段就把这些路径画出来。哪里可能耦合，哪里可能谐振，心里有数。等板子回来了再测，发现问题再改，那成本可就高了。

嗯，这一章就到这里。记住，EMI不是玄学，是物理。路径搞清楚了，抑制策略自然就有了。