4. LLC关键参数对EMI的影响：开关频率、死区时间、谐振参数、变压器匝比、输出电容ESR
做LLC电源设计，EMI问题往往是最让人头疼的。很多工程师把精力都放在磁件设计和环路补偿上，结果样机一测EMI，直接傻眼。其实，LLC的EMI性能，从你选定那几个关键参数的那一刻起，就已经被“剧透”了。
今天我就把这五个核心参数——开关频率、死区时间、谐振参数、变压器匝比、输出电容ESR——挨个拆开，讲讲它们是怎么影响EMI的。每个点我都会结合自己踩过的坑来说，希望能帮你少走弯路。
核心观点：LLC的EMI问题，本质上是高频电流环路和电压跳变沿的“副产品”。参数选得好，EMI自然低；参数选得糙，后级滤波累到老。
4.1 开关频率：EMI的“节拍器”
开关频率是LLC工作的基础节拍。它直接影响两个东西：一是开关管的开关损耗，二是EMI的频谱分布。
频率越高，EMI越难搞。 为什么？因为频率高了，每个开关周期内的电压和电流变化率（dv/dt和di/dt）基本不变，但单位时间内的开关次数增加了。这意味着高频能量被“打包”成更多的小脉冲，注入到传导EMI的测量频段（150kHz-30MHz）里。
我个人习惯在项目初期先定一个“EMI友好”的频率范围。对于几百瓦到几千瓦的LLC，我通常把谐振频率选在80kHz-120kHz之间。低于80kHz，变压器会很大；高于120kHz，EMI滤波器的成本就上去了。
小技巧：如果你发现传导EMI在开关频率的基波和谐波处有尖峰，可以尝试微调开关频率，让这些尖峰避开测量频段的“敏感区”。比如从100kHz调到105kHz，有时候就能让超标点降下来。
还有一点要注意：轻载下的频率抖动。 LLC在轻载时频率会升得很高，这时候EMI反而可能变差。我在做一款通信电源时遇到过，空载时频率跑到200kHz以上，结果150kHz-300kHz频段全面超标。后来加了轻载下的频率钳位，才把问题压住。
4.2 死区时间：软开关的“双刃剑”
死区时间，说白了就是上下管都关断的那段“真空期”。它的作用是给谐振电流时间去抽走结电容里的电荷，实现ZVS（零电压开通）。
但死区时间对EMI的影响，很多人没意识到。
死区太短： ZVS没完全实现，硬开关会产生很大的dv/dt，直接导致共模EMI飙升。我记得有一次调试一个3kW的LLC，死区设了150ns，结果MOSFET的漏源电压在开通瞬间有个很陡的振铃，150MHz附近的辐射EMI直接爆表。把死区拉到250ns后，振铃明显减小了。
死区太长： 虽然ZVS稳了，但死区期间谐振电流会通过体二极管续流，二极管反向恢复会产生高频振荡。这个振荡的频率往往在几十MHz，会通过变压器寄生电容耦合到次级，造成辐射EMI问题。
避坑指南：我曾经在一个项目中，为了追求极致的ZVS范围，把死区时间设得很大。结果EMI测试时，30MHz-50MHz频段出现了一个“鼓包”。查了两天才发现是死区过长导致体二极管反向恢复振荡。后来把死区从400ns优化到280ns，问题解决。
所以，死区时间不是越大越好，也不是越小越好。我一般建议用示波器观察死区期间的漏源电压波形，找到那个“刚好在开通前降到零”的点，再加10%-20%的余量。
4.3 谐振参数（Lr、Cr）：EMI的“调音师”
谐振参数决定了LLC的增益曲线和环流大小。而环流，恰恰是EMI的重要来源。
谐振电感Lr： Lr越大，谐振电流的峰值越小，但环流持续时间变长。环流在死区期间会流过变压器和开关管，产生高频振荡。我做过对比测试：Lr从30μH增加到50μH，传导EMI在1MHz-3MHz频段下降了约6dB，但10MHz以上反而恶化了3dB。为什么？因为大Lr让环流波形更“圆润”，低频谐波少了，但高频振荡的能量没变。
谐振电容Cr： Cr的ESR（等效串联电阻）和ESL（等效串联电感）直接影响高频路径的阻抗。如果用了劣质的CBB电容，ESR偏大，电容自身发热不说，还会在谐振电流过零时产生电压尖峰。这个尖峰通过母线寄生电感耦合到输入侧，就是共模EMI的来源。
| 参数变化 | 对EMI的影响 | 我的建议 |
|---|---|---|
| Lr增大 | 低频传导EMI改善，高频可能恶化 | 根据目标频段权衡，一般取中间值 |
| Cr ESR偏大 | 产生电压尖峰，增加共模干扰 | 选用低ESR的CBB或薄膜电容 |
| Cr ESL偏大 | 高频谐振点偏移，EMI尖峰漂移 | 多个小电容并联，降低ESL |
关键点：谐振参数的选择，本质上是在“环流大小”和“ZVS范围”之间做平衡。环流小了，EMI不一定好，因为ZVS可能变差。我习惯用仿真工具先扫一遍参数，看看不同Lr/Cr组合下的电流波形和频谱，再决定最终值。
4.4 变压器匝比：电压应力的“放大器”
变压器匝比n（Np/Ns）决定了次级侧的电压应力，也决定了反射到初级的等效负载。
匝比越大，次级电压越高。 这意味着次级整流管的电压应力更大，反向恢复电流更猛。反向恢复产生的di/dt会通过变压器匝间电容和初次级耦合电容，直接传导到初级侧，形成共模干扰。
我做过一个案例：一款48V输出的LLC，原设计匝比n=8，次级用200V的MOSFET做同步整流。EMI测试时，30MHz附近有个很强的尖峰。后来把匝比降到n=6，次级电压低了，但电流大了，同步整流管的损耗增加。不过EMI尖峰消失了。嗯，这里要注意：匝比调整会影响效率，不能为了EMI盲目降匝比。
另外，变压器本身的寄生参数也很关键。匝比越大，初次级之间的寄生电容通常也越大。这个电容是共模干扰的“高速公路”。我建议在变压器绕组之间加屏蔽层，或者采用三明治绕法来减小耦合电容。
实战经验：如果你发现共模EMI在10MHz-20MHz频段有宽频带噪声，多半是变压器匝间电容在作祟。可以试试在变压器初次级之间加一层铜箔屏蔽，并接到初级地。我试过，效果立竿见影，能压下去5-10dB。
4.5 输出电容ESR：被忽视的“高频噪声源”
输出电容的ESR，很多人只关心它对输出电压纹波的影响。其实，它对EMI的影响同样不容小觑。
LLC的输出电流是脉动的，频率是开关频率的两倍。这个脉动电流流过输出电容的ESR，会产生一个电压纹波。如果ESR太大，纹波电压会通过输出线缆辐射出去，造成辐射EMI问题。
更隐蔽的问题是：输出电容的ESR和ESL会与PCB走线电感形成谐振。 这个谐振频率通常在几MHz到几十MHz。如果谐振频率恰好落在EMI测量频段内，就会在频谱上看到一个“鼓包”。
我记得有一次帮客户分析一个5kW的LLC电源，辐射EMI在20MHz附近超标。查了半天，发现是输出电容用了普通的铝电解，ESR偏大，加上输出走线太长，形成了一个LC谐振回路。后来换成低ESR的固态电容，并在输出端并联了几个100nF的MLCC，问题就解决了。
避坑指南：不要只看电容的标称ESR，高频下的ESR会随频率变化。我建议用阻抗分析仪实测一下电容在1MHz-30MHz频段的阻抗曲线。如果发现某个频点阻抗异常高，那就是潜在的EMI风险点。
另外，输出电容的布局也很重要。尽量靠近变压器的次级绕组和整流管，缩短高频电流的环路面积。环路面积越大，辐射效率越高，EMI越难控制。
小结
这五个参数，每一个都像是一把“双刃剑”。开关频率决定了EMI的基频，死区时间影响着开关沿的陡峭程度，谐振参数控制着环流的大小和波形，变压器匝比关联着电压应力和寄生电容，输出电容ESR则直接决定了输出侧的高频噪声水平。
在实际项目中，我很少单独调整某一个参数。更多时候，是五个参数一起权衡。比如，为了改善EMI，我可能会稍微降低开关频率，同时微调死区时间，再换用低ESR的输出电容。每一步调整都要用频谱仪或接收机实时观察效果，而不是凭感觉瞎调。
好了，这一章的内容就到这里。记住，EMI问题没有“银弹”，只有对每个参数的深刻理解，加上反复的测试验证，才能把LLC的EMI做到理想状态。