第三章 PowerSI 界面布局、创建与管理仿真工程、文件格式与导入导出

各位工程师朋友，大家好。欢迎来到《Cadence Sigrity 信号完整性仿真分析指南》的第三章。这一章，咱们聊聊 PowerSI 这个工具的门面——界面布局，以及怎么管好你的仿真工程。

说实话，我刚接触 PowerSI 那会儿，第一反应是「这界面也太复杂了吧？」菜单栏、工具栏、工作区、工程树……一堆东西堆在一起。但用久了你会发现，它的布局其实很合理，每个区域都有明确分工。今天我就把这些经验掰开揉碎了讲给你听。

3.1 PowerSI 界面布局

打开 PowerSI，你首先看到的是主窗口。我个人习惯先把界面分成四个区域来理解：

• 菜单栏与工具栏：位于顶部，所有功能入口都在这里。常用的仿真设置、文件操作、视图控制，都能快速找到。
• 工程树（Project Tree）：左侧面板，显示当前工程的所有文件、层叠结构、网络列表。你想想看，一个复杂的 PCB 可能有几十层、上千个网络，没有工程树管理，根本没法干活。
• 工作区（Work Area）：中间最大的区域，用来显示 PCB 布局、查看仿真结果、编辑参数。说白了，你大部分时间都在盯着这里。
• 控制台与日志窗口：底部区域，显示仿真进度、错误信息、警告。嗯，这里要特别注意——很多新手忽略日志窗口，结果仿真报错了都不知道错在哪。

我记得有一次，一个同事跑来问我：「为什么我的仿真跑了一整天还没结束？」我过去一看，日志窗口里早就提示了「内存不足，仿真终止」。他根本没看日志，白白浪费了一天时间。所以，养成看日志的习惯，能帮你省下大量排查时间。

3.2 创建与管理仿真工程

创建新工程很简单：点击 File → New → Project，然后输入工程名称、选择保存路径。但我建议你注意一点——工程路径不要包含中文和空格。为什么？因为 PowerSI 底层调用的一些脚本工具对中文路径支持不好，我曾经遇到过因为路径带中文导致仿真直接崩溃的情况，折腾了半天才发现是路径问题。

工程创建后，你会看到工程树里自动生成了几个文件夹：

文件夹	用途
Layout Files	存放 PCB 布局文件（.brd、.mcm 等）
Stackup	层叠结构定义，包括每层的材料、厚度、铜厚
Nets	网络列表，可以在这里选择要仿真的信号
Simulation	仿真设置与结果

管理工程时，我有个小习惯：每做完一个关键步骤，就保存一次工程（Ctrl+S）。别嫌麻烦，PowerSI 偶尔会崩溃，尤其是处理大型 PCB 时。我曾经有一次做了三个小时的设置，结果软件闪退，什么都没保存……从那以后，我养成了「每五分钟按一次保存」的强迫症。

3.3 文件格式与导入导出

PowerSI 支持多种文件格式，这里我挑几个最常用的说说：

• .brd（Allegro PCB 文件）：最常用的输入格式。直接从 Allegro 导出的 PCB 布局文件，PowerSI 可以直接读取。
• .mcm（MCM 文件）：多芯片模块的布局文件，封装设计时常用。
• .spd（Sigrity PCB Database）：Sigrity 自家的数据库格式，包含完整的层叠、网络、材料信息。我建议你导入后先另存为 .spd 格式，这样后续操作更快。
• .snp（S 参数文件）：仿真结果导出格式，用于后续的通道分析或时域仿真。

导入文件时，你可能会遇到一个常见问题：层叠信息丢失。为什么会这样？因为有些 PCB 设计工具导出的文件不包含完整的材料参数。我的做法是：导入后立刻检查 Stackup 文件夹，确认每层的介电常数、损耗角正切、厚度是否正确。如果不对，手动修改一下，别偷懒。

导出方面，最常用的是导出 S 参数。设置好仿真频率范围、端口阻抗后，点击 Export → Touchstone 即可。注意，导出的文件名最好包含关键信息，比如 DDR4_DQ0_0-5GHz.s4p，这样以后找起来方便。

好了，关于 PowerSI 的界面布局、工程管理和文件操作，今天就聊到这里。下一章咱们会深入讲解如何设置层叠结构和材料参数——这可是仿真准确性的基础，千万别错过。

如果你在实际操作中遇到什么问题，欢迎随时交流。毕竟，SI 仿真这条路，一个人摸索太慢，大家一起走才快。