1. 电源完整性概述：什么是电源完整性（PI）、PI与SI的关系、PI设计的重要性、PI设计面临的挑战
1.1 什么是电源完整性？
电源完整性，英文叫 Power Integrity，简称 PI。说白了，就是保证芯片在工作时，能拿到它想要的电压和电流。
你想想看，芯片就像个嗷嗷待哺的孩子。它要 1.8V，你就得给它 1.8V。它要瞬间抽 5A 电流，你就得在几纳秒内把电流送到它嘴边。如果电压掉下去了，或者纹波太大了，芯片就会罢工。
我个人习惯把 PI 分成两个层面来看：
- 直流层面：IR Drop，也就是电压降。电流流过走线和过孔时，会产生压降。如果压降太大，芯片管脚上的电压就不够用了。
- 交流层面：电源噪声。芯片内部逻辑在翻转时，会从电源上抽取瞬态电流。这个电流会在电源分配网络（PDN）上产生电压波动。波动太大，就会影响芯片正常工作。
核心一句话：电源完整性就是保证芯片在任何工作状态下，都能得到稳定、干净的电源。
1.2 PI 与 SI 的关系
很多刚入行的朋友会问：PI 和 SI 到底啥关系？是不是两个独立的东西？
其实不是。它们俩是绑在一根绳上的蚂蚱。
信号完整性（SI）关心的是信号的质量。但信号的质量，很大程度上取决于参考平面的噪声。如果电源平面有 100mV 的纹波，那信号的眼图肯定好不到哪去。
我在项目中遇到过这样一个案例：一块高速板，DDR 信号总是偶尔出错。一开始大家都在调端接、调走线拓扑，折腾了两周没效果。后来我用 Sigrity 看了下电源纹波，发现 VDDQ 上有 120mV 的开关噪声。把去耦电容调整了一下，噪声降到 40mV，信号问题自己就消失了。
所以，我经常跟团队说：SI 的问题，很多时候是 PI 的问题。
它们的关系可以总结为：
| 维度 | 信号完整性（SI） | 电源完整性（PI） |
|---|---|---|
| 关注对象 | 信号波形 | 电源电压 |
| 主要问题 | 反射、串扰、时序 | IR Drop、纹波、谐振 |
| 相互影响 | 电源噪声会耦合到信号上 | 信号翻转会产生电源噪声 |
| 设计目标 | 保证信号眼图合格 | 保证电压在容差范围内 |
1.3 PI 设计的重要性
为什么我们要花大力气做 PI 仿真？直接打板测试不行吗？
嗯，这里要注意。现在的芯片电压越来越低，电流越来越大。以前 5V 的芯片，纹波 200mV 都没事。现在 0.8V 的内核电压，纹波超过 30mV 就可能出问题。
PI 设计的重要性体现在三个方面：
- 保证功能正确：电压不够，芯片逻辑会出错。这是最直接的后果。
- 提升系统稳定性：电源噪声小，整个系统就更稳定。不会出现偶尔死机、偶尔重启的诡异问题。
- 降低 EMI 风险：电源平面上的高频噪声，会通过走线和连接器辐射出去。把 PI 做好了，EMI 问题往往也能缓解不少。
我的经验：在项目早期就做 PI 仿真，比后期改板子要省事得多。我曾经有个项目，因为没做 PI 仿真，打样回来发现 DDR 供电电压掉了 8%，结果重新改板、重新打样，多花了两周时间和好几万块钱。
1.4 PI 设计面临的挑战
说实话，现在的 PI 设计越来越难了。我总结了几个主要挑战：
- 低电压、大电流：内核电压从 1.8V 降到 1.2V，再到 0.8V。电压裕量越来越小，但电流却从几安培涨到几十安培。IR Drop 的控制难度直线上升。
- 高频开关噪声：芯片工作频率越来越高，开关速度越来越快。电源上的瞬态电流变化率（di/dt）非常大，很容易产生高频噪声。
- 去耦电容的局限性：电容不是理想的。它有 ESL 和 ESR。在高频下，电容的滤波效果会大打折扣。而且板子空间有限，电容放多了也放不下。
- 多电源域共存：现在的 SoC 芯片，可能有十几个不同的电源域。它们之间会互相干扰，设计起来非常头疼。
- 仿真精度与速度的矛盾：想仿得准，就要建很细的模型，仿真时间会很长。想仿得快，就要简化模型，但精度又不够。这个平衡很难把握。
避坑指南：我曾经犯过一个错误——只关注了直流 IR Drop，忽略了交流噪声。结果板子打回来，直流压降只有 2%，但交流纹波达到了 80mV，芯片在高速工作时频繁出错。从那以后，我每次做 PI 仿真，都会把直流和交流分开看，一个都不放过。
1.5 小结
电源完整性，说白了就是让芯片吃饱、吃好。它和信号完整性是密不可分的。做 PI 设计，既要考虑直流压降，也要考虑交流噪声。现在的挑战在于电压越来越低、电流越来越大、频率越来越高。
在后面的章节里，我会带着大家用 Cadence Sigrity 一步步做 PI 仿真。从建模型、设参数，到看结果、优化设计，咱们一个一个来。