第二章：Xpedition HDI设计流程：从原理图到Gerber的完整HDI流程，关键节点把控

说实话，很多工程师觉得HDI设计就是「把线布密一点」。
其实远没那么简单。
HDI（高密度互连）是一套完整的设计方法论。
从原理图到Gerber，每个节点都有坑。
我做了十几年HDI板，踩过的雷能写本书。

今天我就把完整的HDI流程拆开来讲。
重点说说那些「关键节点」——
嗯，就是那些你一不小心就会翻车的地方。

2.1 原理图阶段：HDI的「基因」决定

很多人觉得原理图跟HDI没关系。
大错特错。
原理图阶段，你就要为HDI布线「铺路」。

关键节点1：BGA扇出规划

我习惯在原理图阶段就做BGA扇出预分析。
说白了，就是先看看这颗BGA能不能扇出来。
0.8mm pitch的BGA，用常规通孔肯定不行。
必须用激光盲孔+埋孔的组合。

举个例子：

BGA pitch 0.8mm → 焊盘0.4mm → 孔到焊盘间距0.1mm
→ 只能使用8mil激光孔（0.2mm）
→ 扇出方式：VIP（Via in Pad）或狗骨头

我在项目中遇到过一颗0.5mm pitch的BGA。
客户非要走常规通孔。
结果呢？扇出率不到60%。
最后只能改叠层，加了两层HDI。
成本翻倍，工期延误两周。
所以，原理图阶段就要跟结构、工艺对齐。

我的习惯： 原理图里标注所有BGA的pitch、焊盘尺寸、推荐扇出方式。这样Layout工程师拿到手就能直接开干。

2.2 叠层设计：HDI的「骨架」

叠层设计是HDI流程里最关键的节点。
没有之一。
叠层定了，后面所有布线都跟着走。

关键节点2：确定HDI阶数

HDI分1阶、2阶、3阶、任意阶。
阶数越高，成本越高，但布线密度也越高。

HDI阶数 典型叠层 适用场景 相对成本
1阶 1+N+1 手机、平板 1x
2阶 2+N+2 高端手机、服务器 1.5-2x
3阶 3+N+3 AI芯片、FPGA 2.5-3x
任意阶 m+n+m 超高端、军工 5x+

我一般这样选：

  • 如果BGA pitch ≥ 0.8mm → 1阶HDI就够了
  • 如果BGA pitch = 0.5mm → 至少2阶
  • 如果BGA pitch ≤ 0.4mm → 3阶起步

你想想看，0.4mm pitch的BGA，焊盘才0.2mm。
1阶HDI根本扇不出来。
我曾经有个项目，硬要用1阶做0.4mm pitch。
结果布线时发现，内层走线根本穿不过去。
最后只能加层，从8层改到12层。
嗯，教训深刻。

注意： 叠层设计时，一定要跟PCB工厂确认他们的工艺能力。不同工厂的激光孔最小孔径、叠层对位精度都不一样。别等Gerber发出去才发现做不了。

2.3 布局阶段：HDI的「血脉」

布局决定了HDI布线的「血脉」是否通畅。
关键节点在于：BGA周边器件摆放。

关键节点3：BGA退耦电容布局

HDI板上的BGA，退耦电容必须紧贴BGA。
我习惯把0402电容放在BGA背面。
通过VIP（Via in Pad）直接连接到BGA焊盘。
这样回路最短，电源完整性最好。

但要注意：

  • VIP会占用焊盘位置，需要跟工厂确认填孔工艺
  • 电容不能放在BGA正下方，否则维修时拆不下来
  • 同一电源轨的电容要均匀分布，别挤在一起

我在项目中遇到过一个问题：
电容全放在BGA背面，结果散热不好。
BGA工作时温度飙到85°C。
后来只能加散热片，又改了一版。
所以布局时就要考虑热管理。

2.4 布线阶段：HDI的「经络」

布线是HDI设计里最耗时的环节。
关键节点在于：盲埋孔的使用策略。

关键节点4：盲埋孔分配

HDI布线，说白了就是「用孔换空间」。
但孔不是随便打的。

我的策略：

  1. 表层到L2： 用激光盲孔（L1-L2），孔径8-10mil
  2. 内层换层： 用埋孔（L2-L3或L3-L4），孔径10-12mil
  3. 底层到L(N-1)： 用激光盲孔（LN-L(N-1)）
  4. 贯穿层： 尽量少用通孔，除非是电源或地

    5. 你想想看，一个通孔占的面积，能放3个激光盲孔。
    所以HDI布线，核心就是「用盲埋孔替代通孔」。

    我曾经有个项目，布线时通孔用太多。
    结果BGA区域根本走不通。
    后来把所有通孔改成盲埋孔。
    布线密度提升了40%。
    嗯，这就是HDI的精髓。

    关键技巧： Xpedition里有个「HDI Via Pattern」功能。可以自动生成盲埋孔阵列。我一般先手动规划关键信号，再用这个功能批量处理。效率能提升3倍。

    2.5 后处理阶段：HDI的「体检」

    布线完成不代表结束。
    后处理阶段有3个关键节点：

    关键节点5：DFM检查

    HDI板的DFM检查比普通板严格得多。
    我一般检查这几项：

    • 激光孔是否落在焊盘中心（偏移不能超过2mil）
    • 盲埋孔之间的间距是否满足工艺要求（≥4mil）
    • VIP是否做了填孔处理（树脂填孔+电镀）
    • 叠层对位标记是否齐全（用于工厂对位）

    关键节点6：信号完整性仿真

    HDI板上的高速信号，比如DDR、PCIe、SerDes。
    必须做SI仿真。
    我习惯用Xpedition的HyperLynx做预仿真和后仿真。

    预仿真在布局阶段做：
    看看走线拓扑、阻抗、延时是否满足要求。
    后仿真在布线完成后做：
    看看串扰、反射、眼图是否合格。

    我曾经有个项目，DDR3走线没做后仿真。
    结果板子回来，DDR跑不到标称频率。
    查了三天，发现一组DQ线等长差了50mil。
    嗯，从那以后我再也不敢跳过仿真了。

    关键节点7：Gerber输出

    Gerber输出是最后一步，也是最容易出错的一步。
    我一般输出以下文件：

    文件类型 说明 注意事项
    Gerber (RS-274X) 各层线路、阻焊、字符 确认格式为RS-274X，带内嵌光圈
    钻孔文件 通孔、盲孔、埋孔 区分激光孔和机械孔
    叠层文件 叠层结构、材料、阻抗 标注每层厚度和铜厚
    IPC-356网表 用于飞针测试 确认与原理图一致

    我习惯在输出Gerber前，用CAM工具做一次「预审」。
    看看有没有断线、短路、间距违规。
    这一步能省掉很多返工成本。

    我的习惯： Gerber输出后，用ViewMate或GC-Prevue打开检查一遍。重点看：钻孔是否对齐、阻焊开窗是否合适、字符是否压焊盘。检查完再发工厂。

    2.6 总结：HDI流程的「黄金节点」

    好了，我把整个HDI流程串起来：

    1. 原理图阶段： BGA扇出预分析 → 确定HDI可行性
    2. 叠层设计： 确定HDI阶数 → 匹配BGA pitch
    3. 布局阶段： BGA周边器件布局 → 退耦电容、散热
    4. 布线阶段： 盲埋孔策略 → 用孔换空间
    5. 后处理： DFM检查 → SI仿真 → Gerber输出

    每个节点都有坑。
    但只要你把控好这些关键节点，HDI设计其实没那么难。
    说白了，就是「提前规划、步步为营」。

    我刚开始做HDI时，总觉得流程太繁琐。
    后来发现，跳过任何一个节点，后面都要加倍还回来。
    嗯，这就是经验。

    下一章，我会详细讲「HDI叠层设计的实战技巧」。
    包括怎么选阶数、怎么算阻抗、怎么跟工厂沟通。
    都是干货，别错过。

    ← 上一章 📖 返回目录 下一章 →