3、叠层规划：HDI叠层结构（1+N+1, 2+N+2, 3+N+3），介质厚度与阻抗控制
叠层规划这事儿，说白了就是给PCB搭骨架。骨架搭不好，后面布线再漂亮也是白搭。我这些年经手的HDI项目少说也有几十个，踩过的坑真不少。今天就跟大家聊聊HDI叠层的那些门道。
3.1 HDI叠层结构：从1+N+1到3+N+3
HDI叠层，核心就是「盲埋孔+激光孔」的组合。常见的结构有三种：1+N+1、2+N+2、3+N+3。这里的「N」代表内层核心板层数，「1、2、3」代表外层HDI层的阶数。
1+N+1结构：最基础的HDI。外层各有一层激光孔，直接打到内层。适合10层以下的板子。我在一个消费电子项目里用过，成本控制得不错，信号完整性也够用。
2+N+2结构：外层有两层HDI层。激光孔可以叠起来，或者错开打。这种结构在手机主板里很常见。我记得有个项目，客户非要塞进12层板里，最后用了2+8+2才搞定。
3+N+3结构：三层HDI层。说实话，这种结构我一般不太推荐。为什么？因为每多一层HDI，良率就掉一截，成本翻着跟头往上涨。除非是那种BGA间距小到0.3mm以下的，否则真没必要。
核心要点：阶数越高，布线密度越大，但成本和工艺难度也越大。选型时要权衡。
3.2 介质厚度：别小看这几十微米
介质厚度，就是层与层之间的绝缘材料厚度。很多人觉得这玩意儿随便选选就行，其实不然。
介质厚度直接影响三个东西：
- 阻抗控制：介质越厚，阻抗越高。反过来，越薄阻抗越低。
- 串扰：介质薄了，层间耦合强，串扰就大。
- 工艺可行性：太薄了容易压合出问题，太厚了激光孔打不透。
我一般怎么选？给你个参考：
| 应用场景 | 推荐介质厚度 | 备注 |
|---|---|---|
| 高速信号层（如DDR、SerDes） | 100-150μm | 兼顾阻抗和串扰 |
| 电源/地平面层 | 50-100μm | 越薄越好，降低电源阻抗 |
| HDI激光孔层 | 30-60μm | 太厚了激光打不透 |
嗯，这里要注意：介质厚度不是你想设多少就设多少。得跟板厂确认他们的工艺能力。我曾经有个项目，设计时用了45μm的介质，结果板厂说他们最小只能做50μm。最后只能改设计，折腾了好几天。
3.3 阻抗控制：算不准就等着哭吧
阻抗控制，是叠层规划里最头疼的部分。尤其是HDI板，层数多、结构复杂，稍微算偏一点，出来的板子信号质量就一塌糊涂。
我常用的阻抗计算公式是微带线和带状线的经典公式：
微带线：Z0 = 87 / sqrt(εr+1.41) * ln(5.98h / (0.8w+t))
带状线：Z0 = 60 / sqrt(εr) * ln(4h / (0.67πw * (0.8+t/w)))其中：
- h：介质厚度
- w：线宽
- t：铜厚
- εr：介电常数
你想想看，这些参数里任何一个变了，阻抗都会跑偏。所以我的习惯是：
- 先跟板厂要他们的工艺参数：包括介电常数、铜厚公差、蚀刻因子等。
- 用仿真软件跑一遍：别光靠手算，误差太大。
- 留出10%的余量：比如目标50Ω，设计时按45-55Ω来算。
小技巧：HDI板的激光孔层，介质通常很薄，阻抗容易偏低。我一般会适当收窄线宽来补偿。比如标准50Ω线宽是100μm，在HDI层我可能会缩到85μm。
3.4 避坑指南：我踩过的那些雷
做HDI叠层规划这么多年，踩过的坑真不少。挑几个典型的说说：
坑1：介质厚度与激光孔深度的匹配
我曾经在一个项目里，用了60μm的介质，但激光孔深度只设了50μm。结果孔没打透，内层连接不上。后来才知道，激光孔深度要比介质厚度多10-15μm，才能保证可靠连接。
坑2：阻抗计算忽略了铜厚公差
铜厚公差一般是±10%。我有个项目，设计时按1oz铜厚算阻抗，结果板厂做出来是1.1oz，阻抗直接偏了5Ω。信号眼图都闭上了。从那以后，我每次都会问板厂：「你们铜厚公差是多少？」
坑3：叠层对称性
HDI板如果叠层不对称，压合时容易翘曲。我见过一个极端案例，板子翘得像薯片一样。所以我的原则是：上下对称，左右平衡。哪怕多花点成本，也要保证结构稳定。
3.5 实战建议：一个典型的2+N+2叠层示例
给你看一个我常用的2+N+2叠层结构，适合12层板、DDR4布线：
Layer 1 (Top) : 信号层 + 激光孔
Layer 2 : 地平面
Layer 3 : 信号层 + 埋孔
Layer 4 : 电源平面
Layer 5 : 信号层
Layer 6 : 地平面
Layer 7 : 信号层
Layer 8 : 电源平面
Layer 9 : 信号层 + 埋孔
Layer 10 : 地平面
Layer 11 : 信号层 + 激光孔
Layer 12 (Bottom): 信号层 + 激光孔这个结构的好处是：
- 上下对称，压合稳定
- 每个信号层旁边都有地平面，阻抗好控制
- 激光孔只打在外层，工艺难度低
介质厚度我一般这样分配：
- L1-L2：50μm（激光孔层）
- L2-L3：100μm
- L3-L4：100μm
- L4-L5：100μm
- ...中间层对称
- L11-L12：50μm（激光孔层）
阻抗目标：单端50Ω，差分100Ω。线宽根据介质厚度和铜厚算出来，一般在80-120μm之间。
好了，叠层规划这块就聊到这儿。记住一句话：叠层是PCB设计的根基，花再多时间都值得。下一章我们聊聊布线策略，到时候见。