第二章：传输线理论——信号完整性的基石
各位工程师朋友，咱们今天聊聊传输线理论。说实话，这是整个信号完整性分析里最基础、也最绕不开的一块内容。我刚开始做高速设计那会儿，总觉得传输线理论就是一堆公式，直到有一次项目里DDR3信号眼图怎么都调不好，才真正体会到——不懂传输线，你连问题出在哪都找不到。
2.1 传输线模型：从集总到分布
先问大家一个问题：一根PCB走线，什么时候算传输线？
我的判断标准很简单——当走线长度超过信号上升沿对应波长的1/10时，就必须用传输线模型来分析。举个例子，一个1GHz的信号，上升沿大概100ps，在FR4板材中传播速度约6in/ns，那1/10波长大概就是0.6英寸。你想想看，现在板卡上随便一根DDR走线都好几英寸了，不按传输线处理能行吗？
传输线的本质是什么？说白了，就是信号在走线上传播时，每一小段都同时存在电感和电容。我习惯用下面的等效电路来理解：
R/2 L/2 R/2 L/2
—/\/\/—@@@@—...—/\/\/—@@@@—
| | |
G C G
| | |
———————————...—————————
这里R是导体电阻，L是回路电感，C是线间电容，G是介质漏电导。实际工程中，对于高频信号，R和G的影响相对较小，我们更关注L和C。
关键参数：传输线的特性完全由单位长度的R、L、C、G决定。记住这个模型，后面所有分析都从这里出发。
2.2 特性阻抗：传输线的“身份证”
特性阻抗这个概念，我估计大家都不陌生。但我要强调一点：特性阻抗不是用万用表量出来的直流电阻，它是交流阻抗，是传输线对行波的阻抗特性。
公式很简单：
Z₀ = √(L/C) （无损传输线近似）
嗯，这里要注意，这个公式成立的前提是忽略R和G。实际工程中，对于PCB走线，这个近似完全够用。
我在项目中遇到过最典型的场景：某次设计一块10层板，DDR4走线要求50Ω阻抗。板厂回来一测，实际阻抗只有43Ω。为什么？因为叠层设计时没考虑阻焊层的影响。你想想看，阻焊层的介电常数比空气高，会降低走线的特性阻抗。后来我学乖了，每次设计都会预留5%左右的余量。
| 常见阻抗值 | 应用场景 | 典型线宽（4层板，1oz铜） |
|---|---|---|
| 50Ω | 单端信号（DDR、PCIe） | 8-12mil |
| 90Ω | USB差分对 | 5-8mil（间距10mil） |
| 100Ω | LVDS、以太网差分对 | 4-6mil（间距8mil） |
个人经验：阻抗控制不是越精确越好。±10%的误差在大多数工程场景下都能接受。我曾经见过有人非要卡在±2%，结果板厂报价翻了三倍，性能提升却微乎其微。
2.3 传播延迟：信号到底跑了多久
传播延迟，就是信号从发送端走到接收端需要的时间。这个参数在时序分析里特别重要。
计算公式：
Tpd = √(εr) / c （每单位长度）
其中c是光速，εr是介电常数。FR4板材的εr大约4.2-4.5，算下来信号在FR4中的传播速度大约是6in/ns。这个数字我建议你记在脑子里，做时序估算时特别有用。
举个例子：DDR4-3200的时钟周期是312.5ps，如果一根走线长了1英寸，传播延迟就多了约167ps。你想想看，这都快半个时钟周期了，时序能不出问题吗？
避坑指南：我曾经在设计中忽略了过孔的传播延迟。一个普通的通孔过孔，等效长度大约0.5-1mm，虽然看起来不大，但如果你有10个过孔，累积起来就相当可观了。高速设计时，过孔一定要做阻抗优化。
2.4 反射系数：信号为什么会反弹
反射，是传输线理论里最让人头疼的问题之一。但说白了，反射的本质就是阻抗不连续。
反射系数公式：
Γ = (Z_load - Z₀) / (Z_load + Z₀)
这个公式太重要了，我建议你把它贴在工位上。Γ的取值范围是-1到1：
- Γ=0：完美匹配，没有反射
- Γ=1：开路，信号全反射（同相）
- Γ=-1：短路，信号全反射（反相）
- Γ=0.5：负载阻抗是Z₀的三倍
为什么会发生反射？我换个角度解释：信号在传输线上走，它“以为”前面一直是50Ω。突然遇到一个100Ω的阻抗变化，信号就懵了——一部分能量继续往前走，一部分被弹回来。弹回来的那部分，就是反射。
我在项目中遇到过最典型的反射问题：某次调试SATA接口，眼图在中间位置有个明显的“台阶”。查了半天，发现是连接器处的阻抗从50Ω跳到了65Ω。反射系数0.13，看起来不大，但信号来回反射几次，就把眼图搞坏了。
2.5 终端匹配：让反射消失的艺术
既然反射是因为阻抗不匹配，那解决方案就是——让阻抗匹配。终端匹配就是干这个的。
常见的匹配方式有几种：
- 串联匹配（源端匹配）：在驱动端串一个电阻，让输出阻抗等于传输线阻抗。我习惯用22Ω或33Ω，具体看驱动器的输出阻抗。
- 并联匹配（终端匹配）：在接收端对地或对电源接一个电阻，阻值等于Z₀。DDR走线常用这种方式。
- AC匹配：在并联匹配的基础上串一个电容，可以省点功耗。但要注意电容的谐振频率。
- 戴维南匹配：用两个电阻分压，同时提供匹配和偏置。LVDS接口常用。
// 串联匹配示例
驱动端 —/\/\/— 传输线 — 接收端
Rs=22Ω
// 并联匹配示例
驱动端 — 传输线 —/\/\/— GND
Rt=50Ω
核心原则：匹配的目的是让信号在传输过程中只走一次，不来回反射。匹配做好了，眼图就干净了，时序就准了，EMI也小了。一举多得。
最后说一句：传输线理论看着公式多，但真正用起来，核心就是阻抗匹配这四个字。我做了十几年SI，90%的问题最后都归结到阻抗不连续上。把这章内容吃透了，后面分析反射、串扰、电源完整性都会轻松很多。
下一章咱们聊反射的具体影响和仿真方法，到时候我会拿几个实际案例出来，咱们一起看看反射到底是怎么把信号搞坏的。