3、反射与端接：反射的形成机制、过冲与下冲、串联端接与并联端接实战
好，咱们今天聊点实在的。反射这东西，说白了就是信号在传输线上跑的时候，遇到了阻抗不连续的地方，一部分能量被弹回来了。你想想看，这就像你对着山谷喊一嗓子，回声就来了。在高速数字电路里，这个回声可不是什么好事。
3.1 反射的形成机制
我刚开始做SI那会儿，有个项目让我印象特别深。一块通信板卡，跑1Gbps的速率，结果眼图一塌糊涂。我折腾了好几天，最后发现就是一根走线在BGA扇出区阻抗突变，反射把整个信号质量给毁了。
反射到底怎么来的？核心就一句话：信号在传输过程中，每遇到一个阻抗变化点，就会产生反射。
反射系数Γ的公式很简单：
Γ = (Z_load - Z0) / (Z_load + Z0)其中Z0是传输线的特性阻抗，Z_load是负载端的阻抗。如果Z_load等于Z0，Γ=0，没有反射。如果Z_load开路（无穷大），Γ=1，信号全反射回来。如果Z_load短路（0），Γ=-1，信号反相反射。
嗯，这里要注意：反射回来的信号会和原信号叠加，形成驻波。这就是过冲和下冲的根源。
核心要点：反射的本质是阻抗不匹配。匹配了，反射就没了。不匹配，反射就来了。
3.2 过冲与下冲
过冲是什么？就是信号电压超过了预期的电平。下冲呢？就是信号电压低于预期的电平。说白了，信号在跳变的时候，因为反射，冲过头了或者跌过头了。
我在项目中遇到过一块DDR3的板子，地址线上的过冲达到了VDDQ的120%。当时芯片手册上写的是不能超过VDDQ+0.3V，结果直接超了。后果是什么？芯片内部管子被击穿，板子跑几分钟就挂了。
过冲和下冲的危害主要有三点：
- 可靠性下降：长期过冲会加速芯片老化，甚至直接损坏IO口
- 误触发：下冲可能导致信号被误判为低电平，逻辑就乱了
- EMI问题：过冲意味着高频分量增加，辐射就上去了
为什么会这样？你想想看，反射回来的信号和原信号叠加，如果相位相同，幅度就增加了，这就是过冲。如果相位相反，幅度就减小了，这就是下冲。反射回来的信号在传输线上来回跑，形成振铃，这就是我们常说的ringing。
我的经验：判断过冲严不严重，看振铃的持续时间。如果振铃在信号稳定之前就衰减完了，问题不大。如果振铃持续到下一个跳变，那就麻烦了。
3.3 串联端接实战
解决反射最直接的办法就是端接。端接分两种：串联端接和并联端接。咱们先聊串联端接。
串联端接，说白了就是在驱动端串一个电阻。这个电阻加上驱动器的输出阻抗，等于传输线的特性阻抗。这样信号从驱动端出来的时候，就不会有反射了。
我记得有一次做PCIe的参考时钟设计，时钟频率100MHz，走线长度大概5英寸。我习惯在源端串一个22Ω的电阻，效果非常好。为什么是22Ω？因为驱动器的输出阻抗大概在28Ω左右，加上22Ω正好50Ω，匹配上了。
串联端接的典型电路：
驱动端 --- 串联电阻Rs --- 传输线Z0 --- 负载端
Rs = Z0 - R_driver串联端接的优点很明显：
- 功耗低，因为电阻上不消耗直流电流
- 只需要一个电阻，成本低
- 适合点对点的连接
缺点也有：
- 信号幅度会减半（因为分压），需要接收端有足够的灵敏度
- 不适合多点负载（菊花链或星形拓扑）
避坑指南：我曾经在一个项目里，把串联端接电阻放在了接收端。结果信号质量更差了。后来才意识到，串联端接必须放在源端，放在接收端反而会加剧反射。这个坑我踩过，你们别踩。
3.4 并联端接实战
并联端接，就是在接收端把信号拉到电源或地。最常见的两种：上拉到VTT（端接电压），或者下拉到地。
并联端接的原理很简单：在接收端提供一个和传输线特性阻抗匹配的电阻，让信号到了终点就被吸收掉，不会反射回来。
典型的并联端接电路：
驱动端 --- 传输线Z0 --- 并联电阻Rp --- VTT
Rp = Z0我做过一个DDR4的项目，数据速率2400Mbps。DDR4的DQ信号用的是并联端接，端接电压VTT=0.6V，端接电阻40Ω（匹配DDR4的40Ω特性阻抗）。效果很稳定，眼图开得很大。
并联端接的优缺点：
| 优点 | 缺点 |
|---|---|
| 信号幅度完整，不衰减 | 功耗大，电阻上一直有直流电流 |
| 适合多点负载（如DDR总线） | 需要额外的端接电压源VTT |
| 反射抑制效果好 | 电阻数量多，成本高 |
嗯，这里要注意：并联端接的功耗问题。比如一个50Ω的端接电阻，信号高电平是1.8V，VTT=0.9V，那电流就是(1.8-0.9)/50=18mA。如果总线有64根线，那就是1.15A的电流。这个功耗可不小。
我的建议：如果功耗敏感，优先考虑串联端接。如果信号完整性要求高，或者需要驱动多个负载，并联端接更靠谱。具体选哪个，得看你的系统约束。
3.5 实战对比与选型建议
说了这么多，到底什么时候用串联，什么时候用并联？我总结了一个简单的判断方法：
- 点对点、低速（<500MHz）：串联端接就够了，简单省事
- 点对点、高速（>500MHz）：并联端接更稳妥，信号质量好
- 多点负载、总线结构：必须用并联端接，串联端接搞不定
- 功耗敏感、电池供电：串联端接是首选
我记得有一次做一块5G基站的板子，SerDes通道跑25Gbps。这种速率下，串联端接和并联端接都不够用了，得用交流耦合端接。说白了就是在串联端接的基础上，再加一个电容隔直。这个咱们后面章节再细聊。
最后说一句：反射这东西，理论搞明白了，实战还得靠仿真。我习惯先用IBIS模型跑一下时域反射（TDR）仿真，看看阻抗哪里不连续，再针对性加端接。纸上谈兵没用，动手才是硬道理。
本章小结：反射是阻抗不匹配的产物，过冲和下冲是反射的表现。串联端接适合源端匹配、功耗敏感的场景；并联端接适合接收端匹配、高速多负载的场景。选型没有绝对的对错，只有适不适合你的系统。