3、输出电容布局：输出电容的摆放、滤波环路面积控制、多路共享电容的考量

输出电容这玩意儿，看着简单，摆起来全是坑。我见过太多工程师，原理图画得漂漂亮亮，一打样回来纹波大得吓人。说白了，电容没摆对位置，一切都白搭。

3.1 输出电容的摆放原则

输出电容的核心任务就两个：储能和滤波。储能是为了应对负载的瞬态变化，滤波是为了把开关噪声滤干净。

我个人习惯，先把电容分成两类：大容量电解电容和小容量MLCC。电解电容负责储能，MLCC负责滤高频。摆放的时候，MLCC必须紧挨着PMIC的输出引脚，电解电容可以稍微远一点。

我在项目中遇到过一件事：一个12V转3.3V的电路，输出纹波总是有50mV。查了半天，发现MLCC摆在了PCB的另一面，过孔走了好长一段。后来把MLCC挪到PMIC旁边，纹波直接降到15mV。嗯，这就是引线电感的威力。

3.2 滤波环路面积控制

滤波环路面积，说白了就是电流从输出电容流回PMIC地端所经过的回路面积。这个面积越小，EMI越好，纹波也越小。

为什么会这样？因为高频电流在环路里会产生磁场，环路面积越大，磁场辐射越强，对其他电路的干扰就越大。你想想看，一个巴掌大的环路和一个硬币大的环路，哪个辐射更厉害？

控制环路面积，我总结了三个要点：

• 电容地端直接回PMIC地：不要绕路，不要穿过其他器件的地孔
• 输出电容和PMIC尽量同层：避免用过孔连接，过孔会增加寄生电感
• 多个电容并联时，小电容靠近PMIC：小电容滤高频，环路面积必须最小

我记得有一次做多路输出PMIC，四路输出挤在一块。其中一路的环路面积没控制好，结果那路的纹波串到了其他路上。后来把电容重新摆位，环路面积缩小了60%，问题就解决了。

3.3 多路共享电容的考量

多路输出PMIC，有时候会共用输出电容。比如两路输出都是1.8V，能不能共用一个电容？答案是：可以，但有条件。

共享电容的好处是省空间、省成本。但坏处也很明显：一路的瞬态变化会影响到另一路。说白了，就是串扰。

场景	是否建议共享	注意事项
两路电压相同，负载变化不大	可以共享	电容容量要按两路总和计算
两路电压相同，负载变化剧烈	不建议共享	瞬态响应会互相影响
两路电压不同	绝对不行	电压不同会烧电路
两路电压相同，但一路是模拟供电	不建议共享	模拟电路对噪声敏感

我曾经犯过一个错：两路1.2V输出，一路给DDR供电，一路给核心逻辑供电。我图省事，共用了两个大电容。结果DDR读写的时候，核心逻辑那边就掉电压。后来老老实实分开，各用各的电容，问题就没了。

3.4 实战布局示例

下面是一个四路输出PMIC的电容布局示例。我习惯这样摆：

// 布局顺序（从PMIC引脚向外）
// 第一层：MLCC（0402或0603封装）
// 第二层：钽电容或陶瓷电容（0805或1206）
// 第三层：电解电容（如果有空间）

// 具体位置
// PMIC_VOUT1 -> MLCC_1 (0.1uF) -> MLCC_2 (1uF) -> 电解电容 (10uF)
// PMIC_VOUT2 -> MLCC_1 (0.1uF) -> MLCC_2 (1uF) -> 电解电容 (10uF)
// PMIC_VOUT3 -> MLCC_1 (0.1uF) -> MLCC_2 (1uF) -> 电解电容 (10uF)
// PMIC_VOUT4 -> MLCC_1 (0.1uF) -> MLCC_2 (1uF) -> 电解电容 (10uF)

// 注意：所有电容的地端，通过最短路径回到PMIC的地焊盘

这个布局的好处是：每路都有自己的滤波电容，互不干扰。而且小电容在最前面，高频滤波效果最好。

3.5 避坑指南

最后，我把自己踩过的坑总结一下：

• 电容离PMIC太远：引线电感会毁掉高频滤波效果
• 环路面积太大：EMI超标，纹波也大
• 共享电容不考虑串扰：一路瞬态，全路遭殃
• 电容ESR太低：环路可能不稳定，输出会振荡
• 电容地孔共用：多个电容共用一个地孔，地阻抗会升高

嗯，输出电容布局这事儿，说难不难，说简单也不简单。关键是理解电流的路径，把环路面积控制好。你想想看，一个电容摆对了，整个电源的性能就上去了。摆错了，后面调试能让你怀疑人生。

我个人建议，每次画完PCB，都自己走一遍电流路径。从PMIC输出到电容，再从电容地回到PMIC地。看看这个环路有多大，有没有可以优化的地方。这个习惯，能帮你省下不少调试时间。