1. 射频芯片概述：定义、应用与设计挑战
大家好，我是老张。在射频IC这行摸爬滚打了十几年，今天咱们来聊聊射频芯片的入门话题。说实话，每次带新人，我第一堂课都会讲这个——因为很多人对射频的理解，一开始就是错的。
1.1 什么是射频芯片？
射频芯片，说白了就是处理高频信号的集成电路。这个“高频”具体指多少？业内一般把300kHz到300GHz的信号都算射频。但咱们做芯片设计的，通常关注的是几百MHz到几十GHz这个范围。
我习惯把射频芯片分成三类：
- 射频前端芯片：包括功率放大器(PA)、低噪声放大器(LNA)、开关、滤波器等
- 射频收发机芯片：混频器、调制解调器、锁相环(PLL)等
- 射频SoC：把上面这些都集成到一起，比如蓝牙芯片、Wi-Fi芯片
核心要点：射频芯片和数字芯片最大的区别在于——它处理的是连续波形，不是0和1。这意味着噪声、线性度、增益这些模拟指标才是关键。
1.2 射频芯片的应用领域
你想想看，现在哪个电子设备离得开射频？我随便列几个：
手机通信
这是射频芯片最大的市场。一部4G手机里，射频芯片的数量大概在10-15颗；到了5G，直接翻倍到30颗以上。我记得2019年做第一个5G项目时，光是前端模组的调试就花了三个月——因为频段太多了，从n77到n79，还要兼顾4G的B1/B3/B5...
雷达系统
车载毫米波雷达现在很火。77GHz的雷达芯片，工艺上基本被SiGe BiCMOS和CMOS平分。我个人更倾向SiGe，因为它的噪声系数和击穿电压确实有优势。但CMOS的成本低，集成度高，未来趋势很明显。
物联网(IoT)
这个领域对功耗要求极其苛刻。比如NB-IoT芯片，待机电流要控制在微安级别。我在一个智能表计项目里，为了把接收机的功耗从10mW降到3mW，整整迭代了四版——最后发现是LNA的偏置电路设计有问题。
| 应用领域 | 典型频段 | 关键指标 | 常用工艺 |
|---|---|---|---|
| 手机通信 | 700MHz-6GHz | 线性度、效率 | SOI、GaAs |
| 车载雷达 | 24GHz、77GHz | 噪声系数、输出功率 | SiGe、CMOS |
| 物联网 | Sub-1GHz、2.4GHz | 功耗、灵敏度 | CMOS |
1.3 射频芯片设计面临的挑战
做射频设计，难在哪？我总结了四点：
挑战一：寄生效应无处不在
数字电路里，一根走线多几飞法电容，问题不大。但在射频里，0.1pF的寄生就能让匹配网络完全失效。我曾经在流片回来后发现LNA的增益比仿真低了3dB——查了两个月，最后发现是版图中一条地线的寄生电感没考虑进去。
避坑指南：做射频版图时，一定要做EM仿真。别偷懒，别相信“后仿够了就行”。我见过太多人在这上面栽跟头。
挑战二：工艺偏差影响大
射频芯片对工艺波动非常敏感。同样的设计，在TT corner下能跑，到了SS corner可能就自激了。嗯，这里要注意——射频的corner分析和数字完全不同，我们更关注的是MOS管的fT、BVds、以及无源器件的Q值变化。
挑战三：功耗与性能的平衡
这个在手机芯片里特别突出。PA的效率每提高1%，整机续航就能多出十几分钟。但效率高了，线性度往往就差了。怎么取舍？我个人的经验是：先定系统指标，再反推模块指标，最后才决定工艺和电路拓扑。
挑战四：集成度越来越高
现在的趋势是把射频前端、收发机、甚至数字基带都集成到一颗芯片上。但射频和数字之间会互相干扰——数字开关噪声通过衬底耦合到LNA，这个问题我折腾了整整一个项目周期才解决。最后是靠深N阱隔离和版图分区搞定的。
我的建议：如果你是刚入行，先别急着做全集成。从单一模块开始，比如先设计一个LNA或者混频器。把每个模块的物理本质吃透了，再考虑系统集成。射频这东西，经验比理论更重要。
1.4 小结
射频芯片设计，说白了就是和物理世界打交道。它不像数字电路那样有明确的“对错”，更多的是“好坏”之分。你设计的电路，最终要在硅片上跑起来，还要面对温度、电压、工艺的种种变化——这就是射频的魅力，也是它的难点。
下一章，我会详细讲讲射频芯片的工艺选择。从CMOS到GaAs，从SOI到SiGe，每种工艺适合做什么，怎么选，我都会结合自己的项目经验来聊。咱们下期见。
公众号:蓝海资料掘金营，微信deep3321