第3章电路可靠性设计（一）

3、电路可靠性设计（一）：ESD防护设计原则、电源钳位电路设计、I/O接口ESD保护结构

各位工程师朋友，咱们今天聊聊ESD防护。说实话，ESD是芯片可靠性设计里最让人头疼的问题之一。我入行那会儿，第一次流片回来的芯片，一上电就烧了。查了半天，发现是ESD防护没做好。从那以后，我对ESD设计就特别上心。

ESD防护，说白了就是给静电电荷找个安全的泄放路径。你想想看，人体静电电压轻松上万伏，芯片内部那点薄薄的栅氧化层，几伏电压就能击穿。所以，ESD防护的核心原则就两条：泄放电流、钳制电压。

我个人习惯把ESD防护设计归纳为三个层次：

这里有个重要的设计原则——分级泄放。什么意思呢？就是让ESD电流从主路径走，别往内部电路钻。我见过不少新手设计师，把ESD保护结构做得很大，结果电流还是往内部跑了。为什么？因为主路径的导通电阻没做好。

ESD防护设计三大原则：

嗯，这里要注意。ESD设计不是越大越好。我有个项目，为了追求防护等级，把ESD器件做得特别大，结果寄生电容太大，影响了高速信号的完整性。最后不得不重新流片。所以，ESD设计是个平衡的艺术。

电源钳位电路，也叫Power Clamp。它的作用是在ESD事件发生时，把电源和地之间的电压钳制在安全范围内。你想想看，如果电源和地之间没有钳位电路，ESD电流就会通过内部电路走，那后果不堪设想。

常用的电源钳位电路有两种：

类型	工作原理	优点	缺点
RC触发型	利用RC延时检测ESD脉冲，触发大NMOS导通	响应快、可调性好	占用面积大、有漏电
二极管串型	利用二极管正向压降串联，形成钳位电压	结构简单、无漏电	钳位电压固定、响应慢

我个人更倾向于用RC触发型。为什么？因为它的触发电压可以灵活调整。我在一个0.18μm的项目中，就用了RC触发型钳位电路。当时遇到一个问题：正常上电时，钳位电路误触发了。后来发现是RC时间常数没选好。正常上电的上升沿是毫秒级的，而ESD脉冲是纳秒级的。把RC时间常数设在微秒级，就能区分开。

下面是一个典型的RC触发型钳位电路示意图：

VDD
  │
  ┌┴┐
  │R│
  └┬┘
  │
  ┌┴┐    ┌───┐
  │C│────│INV│──── 驱动大NMOS
  └┬┘    └───┘
  │
 GND

设计小技巧：

RC时间常数一般取0.5μs~2μs。R用多晶电阻，C用MOS电容。我习惯把R设在50kΩ~200kΩ，C设在1pF~5pF。这样面积和性能比较均衡。

还有一个容易被忽略的点——钳位电路的分布。一个大芯片，如果只在角落放一个钳位电路，ESD电流从I/O Pad流到钳位电路的路上，可能会经过内部电路。我建议在芯片的四周均匀分布多个钳位电路，每个钳位电路负责附近的一片区域。

I/O接口是芯片和外界打交道的窗口，也是最容易遭受ESD攻击的地方。I/O接口的ESD保护结构，一般包括：

我曾经在一个项目中，I/O接口的ESD保护结构设计得不够合理。当时用的是GGNMOS结构，但触发电压偏高。结果ESD测试时，内部电路的栅氧化层先击穿了。后来我把GGNMOS换成了GCNMOS，触发电压降下来了，问题就解决了。

这里我给大家一个常用的I/O ESD保护结构参数参考：

工艺节点	GGNMOS尺寸	二极管尺寸	限流电阻	目标HBM等级
0.18μm	W=200μm, L=0.5μm	W=50μm	50Ω~100Ω	2kV
0.13μm	W=300μm, L=0.35μm	W=80μm	30Ω~80Ω	2kV
90nm	W=400μm, L=0.25μm	W=100μm	20Ω~50Ω	1.5kV

避坑指南：

我曾经遇到过一个问题——多指GGNMOS的均匀导通问题。ESD电流喜欢走捷径，如果多指结构的版图设计不好，电流会集中在某几个指条上，导致局部烧毁。解决办法是：在版图上加ballast电阻，让每个指条的电流均匀分布。

嗯，还有一个细节——I/O Pad的版图布局。ESD保护器件要尽量靠近Pad，减少寄生电阻和电感。我见过有人把ESD器件放在离Pad很远的地方，中间还绕了好几圈金属线。结果ESD测试时，电流还没到保护器件，内部电路已经坏了。

最后，我想强调一点：ESD设计没有万能公式。每个工艺、每个项目都有自己的特点。我建议大家在设计完成后，一定要做ESD仿真和测试。仿真可以帮你发现潜在问题，测试可以验证实际效果。这两步都做了，流片回来的芯片才放心。

好了，这一章的内容就到这里。下一章我们接着聊电路可靠性设计的其他方面。记住，ESD防护不是小事，设计时多花点心思，流片后就能少流点泪。