4、低功耗DAC基础：DAC工作原理、静态指标(DNL/INL)、动态指标(SFDR/THD)、功耗模型
各位同学，欢迎来到第四章。这一章我们聊聊DAC——数模转换器。说实话，DAC在低功耗系统里经常被低估。很多人觉得ADC才是瓶颈，DAC随便选一个就行。我在几个项目中吃过这个亏，后来发现DAC选不好，整个系统的功耗和性能都会出问题。
今天我们从四个维度来拆解DAC：工作原理、静态指标、动态指标，还有功耗模型。嗯，这四块搞明白了，选型就不会踩坑。
4.1 DAC工作原理：从数字到模拟的桥梁
DAC的核心任务很简单：把数字码转换成对应的模拟电压或电流。但实现方式五花八门。我个人习惯把主流架构分成三类：
- 电阻分压型（R-2R梯型）：精度高，但电阻匹配要求苛刻
- 电流舵型（Current Steering）：速度快，适合高频应用
- 电容型（Charge Scaling）：功耗低，适合超低功耗场景
你想想看，为什么低功耗系统里电容型DAC越来越流行？因为电容不消耗静态电流。我在一个IoT传感器项目中，就是用开关电容DAC，整个DAC模块的功耗只有2μW。换成同等精度的电阻型，功耗至少翻三倍。
核心要点：低功耗DAC选型，优先考虑电容型或电流舵型。电阻型除非精度要求极高，否则功耗代价太大。
4.2 静态指标：DNL和INL
静态指标是DAC的"基本功"。说白了，就是看你的DAC转换得准不准。
4.2.1 DNL（微分非线性）
DNL衡量的是相邻两个数字码对应的模拟输出之差，与理想LSB的偏差。理想情况下，每增加一个LSB，输出应该正好增加一个LSB的电压。但实际芯片做不到这么完美。
我曾经在一个12位DAC项目中，发现DNL达到了±1.5 LSB。这意味着什么？意味着有些码跳变时，输出会"往回走"——也就是非单调性。这在闭环控制系统中是致命的，会导致振荡。
避坑指南：我曾经因为DNL超标，导致一个电机控制项目出现抖动。后来发现是电流源阵列的匹配出了问题。记住：DNL < ±0.5 LSB是基本要求，否则无法保证单调性。
4.2.2 INL（积分非线性）
INL是DNL的累积效果。它描述的是整个传输曲线偏离理想直线的程度。INL通常用LSB或满量程百分比表示。
我一般这样看：INL决定了DAC的"绝对精度"。如果你的系统需要精确控制输出电压，比如基准源或精密偏置，INL就是第一指标。
| 指标 | 典型值（8位） | 典型值（12位） | 典型值（16位） |
|---|---|---|---|
| DNL | ±0.5 LSB | ±1.0 LSB | ±2.0 LSB |
| INL | ±1.0 LSB | ±2.0 LSB | ±4.0 LSB |
注意，上表只是典型值。低功耗设计时，这些指标往往会恶化。因为为了省电，我们可能会减小偏置电流，这会直接影响匹配精度。
4.3 动态指标：SFDR和THD
静态指标看的是直流精度，动态指标看的是交流性能。如果你的DAC要输出正弦波、音频信号或调制波形，就必须关注动态指标。
4.3.1 SFDR（无杂散动态范围）
SFDR衡量的是输出信号中，基波幅度与最大杂散分量幅度的比值。单位是dBc或dBFS。说白了，就是看你的DAC输出信号"干净不干净"。
我记得在一个软件无线电项目中，要求SFDR必须大于70 dBc。我们选了一款电流舵DAC，结果测试发现SFDR只有62 dBc。排查了半天，发现是电源噪声耦合到了输出端。后来加了LDO和去耦电容，才勉强达标。
经验之谈：低功耗DAC的SFDR通常比高速DAC差5-10 dB。因为省电意味着偏置电流小，开关速度慢，非线性失真会增加。如果系统对SFDR要求高，建议在功耗和性能之间做折中。
4.3.2 THD（总谐波失真）
THD是所有谐波分量功率之和与基波功率的比值。它反映了DAC的非线性失真程度。THD越低越好，通常用百分比或dB表示。
为什么DAC会有谐波？因为传输曲线不是完美的直线。INL的弯曲会产生二次谐波，DNL的跳变会产生高次谐波。我见过一个极端案例：某款8位DAC的THD达到了-40 dB，原因是电阻梯的匹配太差，导致输出波形严重失真。
对于音频应用，THD通常要求低于-80 dB（0.01%）。对于通信应用，要求更苛刻，可能要到-90 dB以下。
4.4 功耗模型：如何估算DAC的功耗
这部分是我最想强调的。很多工程师选DAC只看数据手册上的"典型功耗"，但实际应用中功耗可能差好几倍。
DAC的功耗主要由三部分组成：
- 静态功耗：偏置电路、基准源、输出缓冲器的功耗
- 动态功耗：数字逻辑翻转、电容充放电产生的功耗
- 负载功耗：驱动外部负载（如ADC输入、滤波器）所需的功耗
我习惯用一个简单的公式来估算：
P_total = P_static + (C_load × V_ref² × f_sample) + (I_bias × V_supply)其中：
- P_static：数据手册给出的静态功耗
- C_load：输出负载电容（包括PCB走线和下一级输入电容）
- V_ref：参考电压
- f_sample：采样率
- I_bias：偏置电流（通常与采样率成正比）
实战建议：我在一个可穿戴设备项目中，用这个公式估算DAC功耗，发现动态功耗占了总功耗的60%以上。于是我们降低了采样率，从1 MHz降到100 kHz，功耗直接降了80%。但要注意，降低采样率会影响信号带宽，需要权衡。
另外，低功耗DAC还有一个隐藏的功耗来源——基准源。很多DAC内部集成了基准，但精度不高。如果外部加高精度基准，功耗可能增加几十微安。我一般建议：如果系统对精度要求不高，就用内部基准；如果要求高，选一个低功耗的外部基准，比如REF3312这类。
4.5 本章小结
好了，这一章的内容就这些。我们讲了DAC的工作原理、静态指标、动态指标和功耗模型。嗯，内容不少，但都是实战中必须掌握的。
最后提醒一句：选DAC时，别只看位数和采样率。DNL、INL、SFDR、THD，还有功耗模型，这些都要综合考虑。我见过太多人因为忽略静态指标，导致流片后性能不达标，不得不重新设计。
下一章我们会讲低功耗ADC的选型，到时候会用到今天讲的很多概念。记得复习一下。
课后思考：如果你的系统要求12位精度、1 MSPS采样率、SFDR > 65 dBc，功耗低于1 mW，你会选哪种DAC架构？为什么？欢迎在课程群里讨论。